为什么更换CPU要进入cpu总线分为,如果没有进入cpu总线分为会有什么现象

为什么英特尔的处理器要比AMD的更適合玩游戏呢除去在主频上的优势之外,很重要的一点就是英特尔在CPU本身的架构上要比AMD的Zen/ Zen2架构,更适合应对游戏这种包含大量复杂逻輯的运算形式这其中涉及到的很重要的一个部分,就是CPU内部的“片内cpu总线分为”一起看看吧

大家都知道,最近一段时间游戏大作频发先是《使命召唤:战区》火爆全球,紧随其后的《骑马与砍杀2》也在一片叫好声中登顶Steam单周销量榜首热门游戏自然少不了大量的测试,细心的玩家就会发现在这些测试中,英特尔的CPU性能表现都要远优于AMD的Ryzen系列特别是同样核心规模的时候,这种优势就愈发的明显

为什么英特尔的处理器要比AMD的更适合玩游戏呢?除去在主频上的优势之外很重要的一点就是英特尔在CPU本身的架构上,要比AMD的Zen/ Zen2架构更适合應对游戏这种包含大量复杂逻辑的运算形式,这其中涉及到的很重要的一个部分就是CPU内部的“片内cpu总线分为”。

片内cpu总线分为负责连接CPU芯片内部的各个模块包括CPU核心以及显示核心、内存控制器等辅助模块。作为各模块数据交换的途径片内cpu总线分为的效率,会对CPU性能有著显著的影响甚至可以说片内cpu总线分为的结构,决定着一颗CPU最合适的应用场景片内cpu总线分为的结构通常包括星形、线形、树形、环状(Ring)、网状(Mesh)以及全连接这几种。其中星形就是早期单核心CPU的主要结构Core作为中央节点,其他模块都和它链接进入多核时代后,星形結构就不再适用了线形和树形同样不适合,因此目前能见到的片内cpu总线分为方案主要就是Ring、Mesh和全连接这三种方式。

全连接的方式从結构上来说很理想,因为CPU内部每一个核心节点都能直连另外任意节点信息传递效率最高,延迟也最低但是全连接的复杂度会随着核心數量的增加而大幅提升的,比如4核心需要6条内部通路而8核心就需要28条,16核心就需要120条如此复杂的线路在设计和制造都是灾难性的,因此目前只有AMD在Zen架构上采用了缩水版的全连接方式。

所谓缩水就是Zen/Zen2架构,实际上只做了4核心的全连接这样只需要6条互联通路,在复杂喥上还算可以承受那么Ryzen和ThreadRipper那么多核心数量是怎么来的呢?那就要说到“胶水”(Multi-Chip-Module)技术了

在Zen架构中,AMD把这4个全连接的核心成为一个CCX(CPUComplex)模块2个这样的CCX通过IF互联cpu总线分为连接,组成了一个芯片(一级胶水)在Zen2架构中,AMD将这样一个芯片称作CCD(CoreChiplet Die)然后再通过组合多个CCD与I/O模块(cIOD),组成一颗完整的Ryzen3000系列CPU(二级胶水)

经过两次胶水之后,全连接方式的优势就被完全抵消了因为在跨CCX进行数据交换要通过IFcpu总線分为,跨CCD沟通甚至要通过铜电路由此带来的延迟将变得非常夸张。同时也正是因此,Ryzen系列处理器非常依赖Windows操作系统的调用机制AMD也哆次与微软合作希望通过打补丁的方式让Windows10系统在进行线程跳转时,尽可能地在CCX内部完成以此来降低延迟带来的性能损失,然而收效甚微

既然胶水结构有这么大的劣势,为什么AMD还坚持使用这样的结构呢原因很简单——省钱。通过使用这种模块化的结构缩小了单一芯片嘚规模,AMD能够更好的控制芯片制造的良品率毕竟用两个8核心CCD“粘”成一个3950X的难度远小于造一个完整的16核心的芯片,而且万一CCD里面坏了两個核心还能封包成3600X继续卖同时,在频率和计算效率受限的情况下AMD也是不得不靠胶水技术来堆核心数量,以换取市场上的一席之地

自巳有工厂生产CPU芯片的英特尔,在片内cpu总线分为的选择上更偏向对效率的追求。所以针对不同的应用场景使用了不同的结构比如在MSDT平台仩,因为核心数量相对少大多数家用级用户很少需要去应对大规模并发数据运算的情况,因此选择了延迟控制更好的环形cpu总线分为(RingBus)

所谓RingBus就是通过一个环路(实际上包括顺时针和逆时针两个同心环)将所有的核心以及其他模块串在一起,核心(或模块)与cpu总线分为连接的地方被称为RingStop如此一来,核心之间的数据交互结构距离都不会超过RingStop的一半(因为Ring是双向的)保证了数据交换的延迟尽可能低且稳定。同时再增加核心的时候,也不会增加互联的复杂度只需要增加一个新的RingStop即可。

当然RingBus也不是万能的当核心数量超过12个的时候,会因為RingBus过长而导致平均延迟增大到不可接受的地步为此英特尔在需要更多核心的HEDT平台上,引入了网状(Mesh)结构相比于Ring结构,Mesh解决了规模扩增的灵活性因为在Mesh结构中加入新的节点,并不会导致延迟像Ring结构那样线性的增加实际上Mesh针对早期HEDT平台所使用的2-Ring结构,还降低了内部核惢数据交换延迟以及RAM和I/O的访问延迟不过HEDT平台并不是我们这篇文章的重点,所以这里就不展开了

让我们打个比方来解释一下这上面说到嘚这3种片内互联结构的差异:英特尔的Ringcpu总线分为就相当于在一个大会议室里进行圆桌会议,每一个人就相当于一个核心节点数据在核心の间的传递过程就相当于进行一次“击鼓传花”的游戏,只要人数(节点)不太多那么在任意两个人之间传递东西,所花的时间都会控淛在一个非常少的水平

Mesh架构则很像我们上学时候的教室,里面的每一个学生就相当于一个核心节点这时候如果要把一个东西在任意两個点之间传递,只需要选择最合适的路径传递过去就可以了所需要的时间依然会很少。

相比之下AMDRyzen处理器的CCX相当于4个人坐在一个房间里,一个CCD就是一栋楼里面有这样两个房间Ryzen93950X或更高的TR系列则由2栋或更多栋楼组成。因此当数据在CCX里的4个人之间传递的时候效率还算不错,泹如果要传递给隔壁房间里的人就要开门出屋,也就是延迟会大幅度增加如果还要传递给其他楼里的人,那就要出房间下楼上楼再進房间,过程中浪费的时间就可想而知了

实际的测试结果很好的体现出了片内cpu总线分为的结构差异带来的性能区别:

3800X,而对于采用双CCD进荇片上胶水的Ryzen93950X更是遥遥领先而在游戏过程中,CPU本身就需要频繁的对内存进行读写操作这就将Ring结构的优势充分发挥了出来。即使对于骑砍2这样的大规模集团作战的游戏来说理论上应该能够很好的发挥多核心的优势,但是因为Zen2架构的内核互联延迟太高因此在我们开篇的測试数据中,16C32T的3950X反而被Corei9-9900K远远甩开

考虑到无论是英特尔还是AMD,目前的微架构都将至少还要延续2代产品因此可以肯定地说,在未来一段时間内如果要为打游戏而装电脑,英特尔处理器还是最靠谱的选择

}

我要回帖

更多关于 cpu总线 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信