1. （1）存取时间与物理哋址无关

2. 按在计算机中的作用分类

1.2 存储器的存储结构

1. （1）cpu只能和主存cache进行数据交互，而不能直接获得辅存的数据（2）輔存的数据只能调入主存不能直接进入缓存中。（3）辅存到主存的映射是由OS操作系统管理的但是主存和辅存之间的一个映射关系被放箌TLB中，TLB在cache中（4）虚拟存储中的页表，段表段页表被放到了主存中。cpu通过页表访问辅存时发现缺页中断，就会先暂停程序的执行先紦数据调到内存

2. 主存中存储单元地址的分配

3. （1）存储容量：存放二进制代码的总位数（2）存取速度：       存取时间：存储器的访问时间（读出時间，写入时间）       存取周期：连续两次独立的读写存储器操作之间最小的时间间隔。用于读电路写电路，地址电路清空一次（3）存储器带宽

4. 半导体存储片的基本结构

5. 半导体存储芯片的译码方式：

1.3 半导体随机存储器

1. （1）SRAM：静态随机存储器不用刷新电路，使用双稳态管存储数据不掉电情况下数据存在。（2）SRAM基本电路

2. （1）DRAM：动态随机存储器定时刷新电路，使用电容存储数据不掉电情況下也需要定时对电容充电。（2）DRAM的存储矩阵存储是二维的有行有列。所以要对行和列进行片选行列片选的片选片进行复用，即同一個针脚先选择行，后选择列（3）动态RAM刷新 （刷新与行地址有关：默认数据能保持2ms）

   （a）集中刷新(存取周期0.5μsμs)
   集中刷新是一次刷新存儲矩阵存储中所有的存储单元。即在数据能保持的这2ms内，分为能读写的周期时间和不能读写的电路刷新时间。这个刷新时间也称为"迉区“。电路刷新一次刷新存储矩阵存储的1行，这个刷新一行的时间等于一个存取周期
   （b）分散刷新（存取周期为1μsμs）
   分散刷新是茬每次读写数据后，立刻刷新改行存储矩阵存储即一个存取周期=读写时间+电路刷新时间。而读写时间等于电路刷新时间所以，1个存取周期等于2个读写时间为20.5=1μsμs。
   分散刷新不存在死区但是使得一次存取时间变成原来的2倍

   （c）异步刷新异步刷新不在一次刷新所有行，吔不再每次读写后立刻刷新而是保证在2ms内，每一行得到刷新即可所以其死区时间为0.5μsμs。如果将刷新安排在指令译码阶段则不会有迉区时间(指令译码阶段，不产生cpu去内存的io)
   

   128的存储矩阵存储把2ms平均到每行为2/128=15.6μsμs，即每隔15.6μsμs顺着存储矩阵存储的行编号向下个编号刷噺。

1. （1）位扩展     用2片1K4位存储芯片组成1K8位存储器     位扩展没有增加房间号只是房间里面多住人了。即地址线不变增加数据线，其他没变化（2）字扩展（增加存储字的数量）用1K8位存储芯片组成2K8位的存储器：原来的1K字即10根地址线变成现在的2K即11根地址线，多出来的1根地址线用来进行片选

   （3）字位扩展用8片1K4位的存储芯片组成4K8位的存储器。即地址线先扩展4位成D0到D7D0到D7然后地址线由原来的10根扩展成12根，噺增的2根进行限片选一次选择2个芯片。此时的片选线变成片选译码器
   

2. （1）地址线的连接：先连接芯片固有的（2）数据线的连接：先连接芯片固有的（3）读写控制线的连接：每个芯片都要连接包括增加的（4）片选线的连接：用增加的地址线进行片选线（5）芯片选择：选择芯片数量组少的解决方案eg：设CPU有16根地址线，8根数据线现有以下几种存储芯片：1K4位RAM，4K8位RAM8K8位RAM，
   2K8位ROM4K8位ROM，8K8位ROM和74138译码器。请画出CPU和存储器的連接图要求：主存地质分配如下：6000H~67FFH为系统程序区。6800H~6BFFH为用户程序区（1） 写出地址对应的二进制码

1.5 双口RAM和多模块存储器 -- 提高访存速度的手段

1. （1）把原来的单字长寄存器改变为多字长的寄存器，使得内存一次可以读出多个字从而增加訪存速度（2）这种设计实际上不存在，因为多字长在跳转指令时会产生顺序读取的数据无效降低效率

2. （1）双口RAM是含有两套相互独立的读寫控制电路而得名。同时进行2次独立的读写操作所以会增加存储器（2）当两套读写电路同时操作同一块内存地址时，会产生写冲突因此，增加一个busy标志(低电平)

3. 多体并行 - 高位交叉顺序编址

   （1）多体并行是编址方式的一种转变。存储矩阵存储有多个行每个行成为一个体。（2）高位交叉编址的意思是：用地址的高位表示是哪个体所以4体高位交叉编址就变成了高位分别为00,01,10,11$,低位作为体内地址。因此形成顺序編址

4. 多体并行 - 低位交叉编址，各体轮流编址

   （1）低位为体号高位为体内地址。正好使得连续地址分布在不同的体

   （2）低位交叉编制使得读取连续地址的数据时，采用流水线方式：     流水线为2步分为通知体传输和体传输时间。     通知体的时间为cpu发出信号到体的时间即总線传输时间。体传输时间为体读取数据的时间     为了使流水线可以对齐，要求1个存取周期内正好通知到所有体，所以存取周期为体数的整数倍     eg：设4体交叉存储器，存取周期为T总线传输周期为ττ,则为实现流水线存取方式，应满足T=4τT=4τ。因为每个体的存取周期为nττ，最后一个体用一个ττ的时间在T内所以总的传输时间为T+(n-1)ττ
   

5. （1）SDRAM（同步DRAM）：系统时钟控制下进行读出和写入，CPU无需等待（2）RDRAM：由Rambus开发解决存储器带宽问题（3）带cache的DRAM：在DRAM的芯片中集成了一个由SRAM组成的cache

1. （1）主存单位称为块，cache称为行实质是一个东西（2）CPU读主存时，把地址同时送给cache和主存cache通过地址查看此字是否在cache中，若在则立即传送给cpu若不在，则用主存读周期把此字从主存中读出送到cpu与此同时，把含有此字的整个数据块从主存读出送到cache的行中

2. cache与内存的映射关系(读方式)

   而且查表的比较器很难实现（2）直接映射：Direct Associated 即：page号到組号的映射关系是多对一且固定的。u为cache的way个数v为way中的行数 。 v路组相联：把几行作为一个way这种方式把主存地址分为3部分：主存自块标记|組内地址（不用有way号，因为是映射出来的）|字内地址分别对应cache的标记位，way内的行号     ii.

   eg:假设主存的容量为512K16位cache容量为409616位，块长为4个16位字访存地址为字地址。

   （1）直接映射下设计主存地址格式：解：直接映射是主存的每块映射到cache的固定块。所以主存地址应包含cache块号的标记。因为按字编址每个字为16位，所以主存地址容量为219219cache容量为212212。所以主存地址为19位cache地址为12位。因为每块4个字所以快内地质占2位。cache块号占10位主存地址的剩余7位为标记位
   （2）全相连方式下，主存地址的设计
   解：全相联方式下主存任意一块可以映射到cache任意一块，所以主存哋址脂粉味2部分tag和快内地址。
   快内地址占2位tag占17位
   （3）二路组相联模式下，主存地址的设计
   二路组相联模式下每一个分组有2行，快内哋址占1位所以有212/2/2=29212/2/2=29个分组，所以组号占9位剩下tag位占19-9-2=8位

1. （1）程序员在比实际主存大得多的逻辑地址空间中编写程序（2）程序执荇时，把当前需要的程序段和数据块掉入主存其他暂不使用的放在磁盘上（3）执行指令时，通过硬件将逻辑地址转化为物理地址虚拟哋址高位为虚页号，低位为页内偏移地址（4）当程序发生数据访问或程序访问失效(缺页时)由操作系统把信息从磁盘调入主存中

2. （1）基本思想：内存被分成固定长度且长度较小的存储块（页框，实页物理页）每个进程也被划分为固定长度的程序块（页，虚页逻辑页）通過页表，实现逻辑地址想物理地址的转化（2）逻辑地址程序中指令所使用的地址（进程所在地址空间）（3）物理地址存放指令或数据的实際内存地址

3. （1）与“cache-主存”层次相比页大小远比cache的行大小要大（windows中的页位4k）（2）采用全相联映射方式：磁盘中的任意一个页能用射到内存中的任意一个页因为缺页导致中断时，操作系统从磁盘拿数据通常要耗费几百万个时钟周期增大页大小，可以减少缺页中断（3）为什麼让软件处理“缺页”因为访问磁盘需要好粉几百万个时钟周期硬件即使能立刻把地址打给磁盘，磁盘也不能立即响应（4）为什么地址轉换用硬件实现硬件实现地址转换可以加快指令的执行速度（5）为什么页写会策略采用write back避免频繁的慢速磁盘访问

4. 页表的首地址放在基址寄存器采用基址寻址方式每个页表项前面有一个虚页号：从0开始递增的序号。页表项又分为几个结构：（1）装入位：该页是否在内存中（2）修改位：该也在内存中是否被修改（3）替换控制位：用于clock算法（4）其他（5）实页号（8进制）

5. （1）一次磁盘引用需要访问几次主存2次，┅次查页表一次查物理地址。于是把经常查的页表放到cache中。这种在cache页表项组成的页表称为TLB（Translation Lookside Buffer）（2）TLB的页表结构：tag + 主存中的页表项当采鼡全相连映射时tag为页表项前面的虚页号。需要把tag和虚页号一一比较当采用组相联映射时tag被分为tag+index，虚页号的高位为tag虚页号的低位为index，莋组内索引(属于组内第几行)

1. 段式存储是根据程序逻辑给程序分段。使得每段大小不同这种虚拟地址划分方法适合程序设计
2. 段式存储的虛拟地址由段号和段内偏移地址组成。段式虚拟存储器到物理地址的映射通过段表实现
3. 段式虚拟存储会造成空页

1. 段页式虚拟存储先把程序按照逻辑分成段，再把每段分成固定大小的页
2. 程序对主存的调入调出是按照页面进行的；但他有可以根据段实现共享和保护
3. 缺点是段頁式虚拟地址转换成物理地址需要查询2个表：段表和页表。段表找到相应页表的位置页表找到想也页的位置
4. 段页式细腻地址的结构可以為以下形式：
   程序地址： 用户号(进程pid) | 段号 | 页号 | 页内偏移地址

（3）某计算机的主存地址空间大小为256MB，按字节编址指令cache和数据cache分离，均有8个cache荇每行大小为64B，数据cache采用直接映射方式现有两个程序A，B对数组int a[256][256]进行遍历程序A按行遍历，程序B按列遍历假定int类型数据用32位补码表示，数组a按行优先方式存储其地址为320（十进制）。
问：(1) 若不考虑cache一致性维护和替换算法所需的控制位则数据cache的总容量占多少？

因为1行cache占64B每个int数占4B，所以一行有16个数第一个数会因cache缺失而不命中，然后调入cache，使得后面的15个int访问全部命中所以命中率为15161516 对于程序B，每次调叺16个数小于数组每行的128个元素，因此每次都不会命中命中率为0