关于VHDL中的时钟是不是可综合的问题_百度文库
赠送免券下载特权
10W篇文档免费专享
部分付费文档8折起
每天抽奖多种福利
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
关于VHDL中的时钟是不是可综合的问题
&&VHDL综合器中把通过边沿触发其他信号的东西统统定义为时钟信号。比如说,一个信号B的变化需要A的下降沿来触发,那么在相应的进程中就把A看作是时钟信号,即使A可能只变化了这一次。
阅读已结束，下载本文需要
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，同时保存到云知识，更方便管理
加入VIP
还剩3页未读，
定制HR最喜欢的简历
你可能喜欢扫一扫，手机访问
您好，欢迎来到捷配电子市场网
您所在的位置：&&&&&&&&解析一种新型PID控制的全数字锁相环
版权与免责声明
凡本网注明“出处：捷配电子市场网”的所有作品，版权均属于捷配电子市场网，转载请必须注明捷配电子市场网，http://www.dzsc.com，违反者本网将追究相关法律责任。
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
相关技术资料
热门技术资料
最新技术资料如何用VHDL语言对信号高电平持续时间长短进行检测_百度知道
如何用VHDL语言对信号高电平持续时间长短进行检测
就是对信号高电平或低电平持续时间长短进行实时测量.
我有更好的答案
判断方法有多种，建议你把问题说清楚好让大家针对你的问题提供更好的解决方案。下面提供一种方法：比如要对信号s的低电平检测，另外有x Hz时钟信号clk。程序如下：process(x,s)begin
if(s='0')then
if(clk'event and clk=1)then
--检测上升沿
t &= t + 1;
--在此处将计数值输出
t &= 0;思路，在s低电平时，对clk计数，即计时。s变高时先将计数值输出再清零。
采纳率：43%
如果要测量高电平，则可以在高电平时进行计数，计数结果乘以时钟的周期就是高电平持续的时间。低电平也一样。
为您推荐：
其他类似问题
vhdl语言的相关知识
换一换
回答问题，赢新手礼包
个人、企业类
违法有害信息,请在下方选择后提交
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。DRAM控制器
基于VHDL的SDRAM控制器的实现
　　在高速实时或者非实时信号处理系统当中，使用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现中的重点和难点之一。SDRAM（同步动态随机访问存储器）具有价格低廉、密度高、数据读写速度快的优点，从而成为数据缓存的首选存储介制裁。但是SDRAM存储体结构与RAM有较大差异，其控制时序和机制也较复杂，限制了SDRAM的使用。目前，虽然一些能家长微处理器提供了和SDRAM的透明接口，但其可扩展性和灵活性不够，难以满足现实系统的要求，限制了SDRAM的使用。
　　在详细阐读SDRAM数据文档的前提下，参考ALTERA公司的IP core，利用可编程器件（CPLD，FPGA）设计了一种通用的SDRAM控制器。它具有很高的灵活性，可以方便地和其它数据采集分析系统中，如图1所示。在该系统中，以SDRAM存储阵列缓存中频来的高速数据。存满后，数据被慢速读出至数据处理模块。下面将对SDRAM控制模块的设计进行详细的描述。
　　1 SDRAM内存条的结构
　　SDRAM内存条由SDRAM内存芯片构成，根据内存条的容量大小决定内存条上内存芯片的个数。现以MICRON公司生产的M16LSDT6464A型SDRAM内存条为例，简要介绍SDRAM的结构。
　　MIT16LSDT6464A内存条容量为512M Byte，由16片容量为32M Byte的内存芯片MT46LC32M8A2构成。16片内存芯片被分为两级，每个芯片的数据位宽为8bit.8片一组，64bit数据宽度。每个内存芯片的数据线和控制均是复用的。对内存条的读写操作，是以内存芯片组为单位的，通过内存条的片选信号S0、S1、S2、S3决定组号。S0、S2控制芯片组1，S1、S3控制芯片组2.
　　SDRAM内存芯片的主要信号有控制信号、控制信号、数据信号，均为工作时钟同步输入、输出信号。
　　控制信号主要有：CS（片选信号），CKE（时钟使能信号），DQM（输入、输出使能信号），CAS、RAS、WE（读写控制命令字）。通过CAS、RAS、WE的各种逻辑组合，可产生各种控制命令。
　　地址信号有：BA0和BA1页地址选择信号，A0~A12地址信号，行、列地址选择信号。通过分时复用决定地址是行地址还是列地址。在读写操作中，在地线上依次给出页地址、行地址、列地址，最终确定存储单元地址。
　　数据信号有：DQ0~DQ7，双向数据。其使能受DQM控制。
　　SDRAM的工作模式通过LOAD MODE REGISTER命令对工作模式寄存器进行设置来选择。设置参量有Reserved（备用的人）Write Burst Mode（WB，写突发模式）、Operaon Mode（Op Mode，工作模式）、CAS Latency（CAS延迟）、Burst Type（BT，突发类型）、Burst Length（突发长度）。
　　2 SDRAM的基本读写操作
　　SDRAM的基本读操作需要控制线和地址线相配合地发出一系列命令来完成。先发出BANK激活命令（ACVE），并锁存相应的BANK地址（BA0、BA1给出）和行地址（A0~A12给出）。BANK激活命令后必须等待大于tRCD（SDRAM的RAS到CAS的延迟指标）时间后，发出读命令字。CL（CAS延迟值）个工作时钟后，读出数据依次出现在数据总线上。在读操作的最后，要向SDRAM发出预充电（PRECHARGE）命令，以关闭已经激活的页。等待tRP时间（PRECHARGE）命令，以关闭已经激活的页。等待tRP时间（PRECHAREG命令后，相隔tRP时间，才可再次访问该行）后，可以开始下一次的读、写操作。SDRAM的读操作只有突发模式（Burst Mode），突发长度为1、2、4、8可选。
　　SDRAM的基本写操作也需要控制线和地址线相配合地发出一系列命令来完成。先发出BANK激活命令（ACVE），并锁存相应的BANK地址（BA0、BA1给出）和行地址（A0~A12给出）。BANK激活命令后必须等待大于tRCD的时间后，发出写命令字。写命令可以立即写入，需写入数据依次送到DQ（数据线）上。在最后一个数据写入后延迟tWR时间。发出预充电命令，关闭已经激活的页。等待tRP时间后，可以展开下一次操作。写操作可以有突发写和非突发写两种。突发长度同读操作。
　　tRCD、tRP、tWR的具体要求，详见SDRAM厂家提供的数据手册。所等待的工作时钟个数由tRCD、tRP、tWR的最小值和工作时钟周期共同决定。
　　由以上介绍可以得出，SDRAM的读、写操作均由一系列命令组成，因此读、写操作是有时钟损耗的，工作时钟速率不等于SDRAM能达到的读、写速率。但是由于SDRAM有突发读、写模式，也就是说可以读出和写入一串地址连续的数据，从而提高了效率。当突发长度为整页时，读、写速度达到最快。随机读、写速度的计算公式为：
　　furite/read=工作时钟频率（HzHzHhdkkdk ss dkkdkdkd，，，m，mddddd）&数据宽度（bytes）&突发读写长度/操作所需的时钟数
　　为了提高存储密度，SDRAM采用硅片电容存储信息。电容总会有漏电流流过，所以为了不使信息丢失，必须定期地给电容刷新充电。外部控制逻辑必须按要求定期向内存条发出刷新命令，保证在规定的时间内对每一个单元都进行刷新。
　　3 初始化操作
　　SDRAM在上电以后必须对其进行初始化操作，具体操作如下：
　　（1）系统在上电后要等待100~200&s.在待时间到了以后至少执行一条空操作或者指令禁止操作。
　　（2）对所有芯片执行PRECHARGE命令，完成预充电。
　　（3）向每组内存芯片发出两条AUTO REFRESH命令，使SDRAM芯片内部的刷新计数器可以进入正常运行状态。
　　（4）执行LOAD MODE REGISTER命令，完成对SDRAM工作模式的设定。
　　完成以上步骤后，SDRAM进入正常工作状态，等待控制器对其进行读、写和刷新等操作。
关注电子发烧友微信
有趣有料的资讯及技术干货
下载发烧友APP
打造属于您的人脉电子圈
关注发烧友课堂
锁定最新课程活动及技术直播
VHDL全名Very-High-Speed Integrated Circuit Hardware ...
VGA（Video GraphICs Array）即视频图形阵列，是IBM在1987年随PS/2机（...
将基于VHDL的HDB3编码用在光纤通信系统中作为误码仪测试误码的HDB3转换器，能满足实际测试的需...
可是，这么多芯片，按照功能分类，有专门用于计算的、有专门用于控制的、有专门用于存储的……按照集成电路...
当今汽车行业所面临的挑战与电信行业十多年前所经历的类似。混合动力电动汽车和燃料电池汽车等新技术也促进...
按键消抖通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开...
数码管可分为七段数码管和八段数码管，区别在于八段数码管比七段数码管多一个用于显示小数点的发光二极管单...
本文为大家带来三种四人抢答器的VHDL语言设计方案介绍。
蜂鸣器主要分为压电式蜂鸣器和电磁式蜂鸣器两种类型。蜂鸣器在电路中用字母“H”或“HA”（旧标准用“F...
VHDL是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。设计者可以利用这种语言来描述自己的...
本文为大家介绍电子计时器的VHDL设计方法。
与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述...
VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语...
本文为大家带来四种不同的vhdl数码管动态扫描程序设计。
在高速实时或者非实时信号处理系统当中，使用大容量存储器实现数据缓存是一个必不可少的环节，也是系统实现...
本文主要介绍了vhdl按键控制数码管显示。利用VHDL来实现程序控制有这些优点：VHDL支持自顶至下...
本文主要介绍了开关控制数码管的VHDL程序的设计与实现。VHDL是一种应用广泛的硬件描述语言，设计者...
IC前端设计（逻辑设计）和后端设计（物理设计）的区分：以设计是否与工艺有关来区分二者；从设计程度上来...
无论是VHDL还是Verilog，建议初学者先掌握其中一门。
本文提出一种表决式单片机多机冗余设计方案。该方案不同于中央系统的多机冗余设计。大规模系统冗余大多采用...
　testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，...
CCD驱动 电路的实现是CCD应用技术的关键问题。以往大多是采用普通数字芯片实现驱动电路，CCD外围...
数字信号在有噪声的信道中传输时，由于受到干扰的影响，会发生误码。在设计数字通信系统时，首先应合理设计...
SPI接口应用十分广泛，在很多情况下，人们会用软件模拟的方法来产生SPI时序或是采用带SPI功能模块...
在进行非真实感渲染（NPR）处理时需要大量的计算，这对高帧率、高分辨率的视频做实时的NPR渲染是一...
TDN-CM++实验装置是计算机组成原理及系统结构课程的专用实验箱，但存在硬件结构基本固定,这里采用...
BSDL边界扫描语言的边界扫描是一个完善的测试技术。 边界扫描在自当联合测试行动组（JTAG）90年...
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Lang...
VHDL中的delta延时大于零，但小于任何指定的延时（指定的延时包括after指定的惯性延时和tr...
最近在写代码的时候总是在思考，我写的这个能被综合吗？总是不放心，或是写完了综合的时候出问题，被搞的非...
随着科学研究与技术开发市场化，采用传统电子设计手段在较短时间内完成复杂电子系统设计，已经越来越难完成...
本文介绍了一种以FPGA 为基础的数字密码锁。采用自顶向下的数字系统设计方法， 将数字密码锁系统分解...
当前业内领先的FPGA公司里工作的应用工程师每天都会面对很多设计问题，而且他们已经提出了一些将令你的...
基于FPGA在Quartus II软件中使用VHDL语言,对单总线温度传感器进行读写控制及温度显示功...
本文采用CPLD控制核心实现了智能报警系统。由于利用EDA技术进行系统设计，外围器件少、体积小、功耗...
硬件电路以FPGA为中心，实现存储器的接口电路设计，以及对打印机的并口接口电路设计。设计的微型打印机...
本文采用CPLD控制核心实现了智能报警系统。由于利用EDA技术进行系统设计，外围器件少、体积小、功耗...
本文介绍一种利用 EDA 技术 和 VHDL 语言 ，在 MAX+PLUSⅡ环境下，设计了一种新型的...
本文着重介绍EDA技术的发展、EDA技术的基本特征及使用EDA技术的数字系统设计实例分析
文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHD...
文中在FPGA芯片中嵌入MC8051 IP Core，作为控制核心，利用Verilog HDL语言进...
在通信系统中，通信芯片是整个硬件平台的基础，它不仅完成OSI物理层中的数据发送和接收，还能根据传输方...
本文介绍了一种利用FPGA实现DC～100 MHz的自动切换量程数字等精度频率计的实现方法，并给出实...
电子发烧友网核心提示 ：对于FPGA初学者而言，正确的入门参考书籍对其至关重要。应广大FPGA初学者...
随着可编程逻辑器件的广泛应用，为数字系统的设计带来了极大的灵活性，用户可以利用FPGA（现场可编程门...
电子发烧友网核心提示 ：本文给出了采用CPLD的水轮发电机组转速监控系统的设计原理和VHDL的语言描...
本系统是用CPLD实现的智能数字电压表。随着EDA技术的广泛应用，CPLD已成为现代数字系统设计的主...
本文主要分析了QuartusⅡ的特点和虚拟仿真软件的优越性，以交通灯控制系统为例，介绍了在虚拟仿真软...
电子发烧友网核心提示 ：目前，硬件描述语言（HDL）可谓是百花齐放，有VHDL、Superlog、V...
电子发烧友网核心提示 ：硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。 利用这种语言...
电子发烧友网核心提示 ：本文将为软件工程师揭开FPGA 的神秘面纱，主要介绍了如何为 FPGA嵌入式...
在传统的控制系统中，人们常常采用单片机作为控制核心。但这种方法硬件连线复杂，可靠性差，且单片机的端口...
Altium和Aldec签署的OEM协议中决定将Aldec的FPGA仿真功能添加到Altium De...
电子发烧友网讯： 最近有很多FPGA初学者在论坛里咨询，FPGA初学者应该从哪里开始学起呢？为此，我...
本文核心提示： 1）NI Single-Board RIO通用逆变器控制器 （General Pur...
电子发烧友网讯 ：现场可编程门阵列（FPGA）元件将大幅提升PXI模组仪器客制化程度。为强化PXI模...
　应用VHDL语言设计数字系统，大部分设计工作可在计算机上完成，从而缩短系统开发时间，提高工作效率。...
80C186XL16位嵌入式微处理器是Intel公司在嵌入式微处理器市场的上导产品之一，已广泛应用于...
该程序实现功能：2位数码管每隔640ms从0-F循环递增显示
该程序实现功能：16位无符号数的乘法运算
该程序实现功能：三个独立按键控制四个LED流水灯工作/停止或者左移/右移
程序实现功能：三个独立按键控制LED灯亮灭
本程序实现功能： 分频计数器，50MHz时钟做分频后的50%占空比方波驱动蜂鸣器发声
FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意...
VHDL（Very High Speed Integrated CIRCUITHARDWARE DE...
本文提出一种新颖的解决方案：利用80C186XL的时序特征，采用CPLD技术，并使用VHDL语言设计...
文章将用VHDL设计八种常用的编码方式，并运用ALTERA公司的QUARTUSII设计软件进行仿真调...
用VHDL和CPLD设计数字系统具有传统方法无可比拟的优越性，它已经成为大规模集成电路设计最为有效的...
VHDL翻译成中文就是超高速集成电路硬件描述语言，主要是应用在数字电路的设计中。目前，它在中国的应用...
介绍了一种应用于通用微处理器系统中的SDRAM与双口RAM之间的数据转移接口控制电路，由VHDL语言...
我们知道格雷码计数的特点就是相邻的码字只有一个比特不同，那么我们在设计格雷码计数时找到这个比特取反就...
摘要： 通过一个偶同位产生器逻辑功能的实现过程，介绍了VHDL语言中信号设置的不同方 式及注意事项，...
近年来,随着集成电路技术的迅猛发展,特别是可编程逻辑器件的高速发展, EDA(Electroni...
随着计算机与微电子技术的发展，电子设计自动化EDA领域已成为电子技术发展的主体，数字系统的设计正朝着...
该设计采用VHDL语言进行设计，利用ALTERA公司的FPGA得以实现。经验证进一步表明，模块化的设...
本文设计了一种基于FPGA的出租车计费系统，可模拟汽车行驶、暂停等待，停止等过程，并可同时显示金额、...
现代数字系统的设计一般都采用自顶向下的模块化设计方法。即从整个系统的功能出发，将系统分割成若干功能模...
硬件描述语言(HDL)是相对于一般的计算机软件语言如C，Pascal而言的。
数字音频处理是指为真实再现声音的逼真效果而对音频进行的编解码处理技术,它是宽带网络多媒体、移动多媒体...
VHDL是随着可编辑逻辑器件（PLD）的发展而发展起来的一种硬件描述语言。它是1980年美国国防部V...
本文采用VHDL作为工具描述了自动售货机控制模块的逻辑控制电路，并在FPGA上实现。该自动售货机能够...
本文采用VHDL描述语言，充分利用Xilinx公司Spartan II FPGA的系统资源，设计实现...
Verilog HDL与VHDL及FPGA的比较分析.　Verilog HDL优点：类似C语言，上手...
　　1 引言
　　随着电子技术和ASIC技术的发展.数字系统设计向速度快、容量大、体积小、重量轻的...
　　本文针对高速数据传输需求，根据USB2.0的协议规范，利用VHDL语言实现符合该协议的功能控制器...
　　FPGA/CPLD在数字系统设计中的广泛应用，影响到了生产生活的各个方面。在FPGA/CPLD的...
　　1 引言
　　随着社会的发展。使用电梯越来越普遍，已从原来只在商业大厦、宾馆过渡到在办公室、居...
　　分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等...
　　针对目前国内SDH系统中还没有一个专门的E1分接复用芯征，本文介绍一种用高级硬件描述语言VHDL...
在单片机应用系统中，存在多种形式的外部数据输入接口界面，例如RS-232C串行通信、键盘输入等[1,...
供应链服务
版权所有 (C) 深圳华强聚丰电子科技有限公司
电信与信息服务业务经营许可证：粤B2-哪位大神可以告诉怎么把50MHZ 的时钟信号分成两个1HZ的信号吗【vhdl吧】_百度贴吧
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&签到排名：今日本吧第个签到，本吧因你更精彩，明天继续来努力！
本吧签到人数：0可签7级以上的吧50个
本月漏签0次！成为超级会员，赠送8张补签卡连续签到：天&&累计签到：天超级会员单次开通12个月以上，赠送连续签到卡3张
关注：4,319贴子：
哪位大神可以告诉怎么把50MHZ 的时钟信号分成两个1HZ的信号吗
先用降到最低, 再计数翻转
贴吧热议榜
使用签名档&&
保存至快速回贴}