PROTEL,DXP,AD6,AD9解决PCB封装出界超范围无法选择的问题
以下教程由生如夏花（huaana）（傻傻好可爱）原创。如有转载请注明作者及出处。谢谢！很多人在使用Potel系列软件如DXP，AD等进行PCB设计的时候，由于制作封装问题或者是其他操作问题，会遇到在PCB界面下某一个或者几个封装超出软件显示范围，不论如何移动和放大缩小，都无法显示出来，也就没法选中和编辑。下面就讲讲如何解决这个问题。一个封装超出界外，不论如何也无法显示出来。可以看到网络连线，这表示有元件在可视范围外。第一招：全局移动。这招比较适用于所有封装没有被锁定的情况。首先按Ctl+A组合键，全选。然后点工具栏上的移动选择按钮（快捷键E-M-S），此时鼠标变成一个十字。然后鼠标在一个合适的位置（靠近超出的那一个边界）点一下，然后鼠标向超出边界相反的方向移动，可以移动较大的距离，直到消失在边界外的封装出现。如下图
& 果果文库所有资源均来源于互联网，仅供网友学习交流，若侵犯了您的权益，请联系我们予以删除。
8870&&人浏览
351&&人浏览
6980&&人浏览
14644&&人浏览
15387&&人浏览
1425&&人浏览
19925&&人浏览
1766&&人浏览
10923&&人浏览
19704&&人浏览
7496&&人浏览
3326&&人浏览
15035&&人浏览
8584&&人浏览
12337&&人浏览
本文标题：PROTEL,DXP,AD6,AD9解决PCB封装出界超范围无法选择的问题 链接地址：
copyright@ 2013- Inc. All Rights Reserved 果果文库 版权所有 联系站长: ; 经营许可证编号:浙ICP备号AD9中PCB布线的时候，连不上出现一个白的半圆框和一个白点是怎么回事，具体如下图，是哪里规则的问题_硬件 - QQ志乐园
您的当前位置： &
AD9中PCB布线的时候，连不上出现一个白的半圆框和一个白点是怎么回事，具体如下图，是哪里规则的问题么，求大神详细说明
来源： |人气：134 ℃|时间： 22:42:12
为了解决用户可能碰到关于"AD9中PCB布线的时候，连不上出现一个白的半圆框和一个白点是怎么回事，具体如下图，是哪里规则的问题么，求大神详细说明"相关的问题，志乐园经过收集整理为用户提供相关的解决办法，请注意，解决办法仅供参考，不代表本网同意其意见,如有任何问题请与本网联系。"AD9中PCB布线的时候，连不上出现一个白的半圆框和一个白点是怎么回事，具体如下图，是哪里规则的问题么，求大神详细说明"相关的详细问题如下:
应该是实时的DRC显示，表示说那个走线和那个焊盘不是同一个网络，走线不能接在那上面或从上面穿过
||||点击排行Altium designer Summer09出现的问题解决方案 - PCB设计 - 电子工程世界-论坛
后使用快捷导航没有帐号？
请完成以下验证码
查看: 4366|回复: 0
Altium designer Summer09出现的问题解决方案
在线时间4687 小时
威望28643分
芯币109373枚
E金币1210枚
TA的帖子TA的资源
在编译原理图时，引脚和连线旁边出现很多红线，提示 error：signal with no driver。原理图没有加入到Project里。第一次导入没问题，但是改了个元件的封装，在更新一下（Design—Update SCH），点击导入时出现 Unkown Pin。。。解决方案一：把第一张PCB删掉，新建一个PCB再倒入。解决方案二：把改过的元件在PCB中删除，再倒入。以上问题本应该是没问题的，但是可能是我们使用的盗版软件的原因。&&用altium designer画完图编译后，出现几百警告，几乎的所有的都是Off grid pin画的图在项目中去编译，独立的不能编译，如果文件不在项目中的话，就会出现你说的不在网络的提示。你的元件没有在原理图上真正形成电气上的连接。你的元件库没有被软件别。没有你建一个项目文件，把你的原理图放在里去做编译，这样就不会出错了。是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应，导致系统无法识别而报错，引脚长度尺寸必需设置成栅格尺寸的整数倍！！！你把你做的原理图元件重新再画一遍，再编译，问题解决！！！双面板应该都有哪些Layer?Top Layer 顶层铜皮，双面板必须要Bottom Layer 底层铜皮，双面板必须要Top OverLayer 顶层丝印，一般需要，也有节约成本不做的。Bottom OverLayer 底层丝印，一般不需要，底层放原件的话，也可以加。Top/Bottom Soldermask 顶层底层阻焊层，就是“绿油”，一般需要，也有节约成本不做的。Mechinical 1/4 机械层1/4，板边以及板内开槽，1无金属化，4有金属化。Keepout 禁止布线区域，不自动布线的话可以不要。然而中国的现实是用Keepout做板框成了行规，你要正规地给他们机械层往往还不会做了。Top/Bottom Pastemask 顶层底层钢板层，如果要批量焊接SMD器件的板子，需要定做钢板，这两层不在PCB上，是生产需要的工装.Multilayer 多层，在所有层上都存在的东西，比如直插器件的焊盘，这层一般是必须的，不要试图关闭它。&&在用 Altium design 进行规则检测的时候 出现Un-Routed Net Constraint错误 这是什么意思啊 怎么解决Un-Routed Net Constraint：该规则用于检测网络布线的完成状态。网络布线的完成状态定义为（已经完成布线的连线）/（连线的总数）?100%。即检查没有布线的网络。设计规则 “Electrical”——电气规则类。“Routing”——布线规则类。“SMT”——SMT元件规则类。“Mask”——阻焊膜规则类。“Plane”——内部电源层规则类。“Testpoint”——测试点规则类。“Manufacturing”——制造规则类。“High Speed”——高速电路规则类。“Placement”——布局规则类。“Signal Integrity”——信号完整性规则类。&&关于Silkscreen over component pads的错误提示的解决方法见设计 -& 规则 -& Design Rules -& Manufacturing -& Silkscreen over component pads -& SilkscreenOverComponentPad,默认的间距是10mil，有时候这个间距大于元件PCB封装设计的实际情况，所以规则检查的时候会有警告冒出来。解决方法：修改这一规则，使得间距为0mil。altium designer 警告minimum solder mask sliver把这个距离设置为0altium designer为什么封装里焊盘和丝印层的线距离近了也报错？AD09新增的几个规则： MinimumSolderMaskSliver、SilkscreenOverComponentPads、SilkToSilkClearance，默认是0.254mm，可以改小一些就OK1．添加过孔并切换板层在布线过程中按数字键盘的“*”或“+”键添加一个过孔并切换到下一个信号层。按“-”键添加一个过孔并切换到上一个信号层。该命令遵循布线层的设计规则，也就是只能在允许布线层中切换。单击以确定过孔位置后可继续布线。2．添加过孔而不切换板层按“2”键添加一个过孔，但仍保持在当前布线层，单击以确定过孔位置。3．添加扇出过孔按数字键盘的“/”键为当前走线添加过孔，单击确定过孔位置。用这种方法添加过孔后将返回原交互式布线模式，可以马上进行下一处网络布线。本功能在需要放置大量过孔（如在一些需要扇出端口的器件布线中）时能节省大量的时间。4．布线中的板层切换当在多层板上的焊盘或过孔布线时，可以通过快捷键L把当前线路切换到另一个信号层中。本功能在布线时当前板层无法布通而需要进行布线层切换时可以起到很好的作用。5.PCB板的单层显示在PCB设计中，如果显示所有的层，有时显得比较零乱，需要单层显示，仔细查看每一层的布线情况，按快捷键Shift + S就可单层显示，选择那一层的标签，就显示那一层；在单层显示模式下，按快捷键Shift + S又可回到多层显示模式。在Altium Designer 电气检查中出现Floating Power Object GND是什么意思，怎么办呢有一个引脚你没有接地，在画芯片原理图的时候那个引脚配置成为了GND，所以要是你没有接地的话电气规则检查的时候就会报错，如果你那个引脚不需要接地的话，你可以放置NO ERC，就是一个小红X，工具栏上面有，你也可以在place下面放置解决办法如下：在自己画的封装库中的元器件的方向反了，也就是原本带有热点的一端要放在外面& & 这个网络没有连接...&&Altium Designer :原理图compile,warning: NET XXX has no driving source?&&&&这个和制作封装时的管脚的属性的定义(比如,输入,输出,电源等)和你原理图的具体连接方式有关.如果你一个芯片的某个管脚定义为输入脚,而另一个芯片的一个脚的属性你没定义,把这两个脚连接,就会出现这个警告.没关系的,你确认没错的话无视于他好了,继续做下去. 两个互相连在一起的拐脚的性质不一样，比如说一个拐脚是passive,而跟它连在一起的脚为output,那么就出现这样的错误。要把它改为一个是output,另一个为input,那就行了。这种错误在dxp,altium designer里比较好改，直接双击元件，左下角的按钮edit pins里面该type就行了，在99se里可能麻烦点。
布线的原则如下：输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为1~15mm 时．通过2A 的电流，温度不会高于3℃，因此导线宽度为1.5mm 可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度。当然，只要允许，还是尽可能用宽线．尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5~8mm。印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则．长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D 一般不小于(d+1.2)mm，其中d 为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。电源线设计：根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。地线设计的原则是：(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。(2)接地线应尽量加粗。若接地线用很细的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm 以上。(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。PCB 设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：(1)电源输入端跨接10~100uf 的电解电容器。如有可能，接100uF 以上的更好。(2)原则上每个集成电路芯片都应布置一个0.01pF 的瓷片电容，如遇印制板空隙不够，可每4~8 个芯片布置一个1~10pF 的但电容。(3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM 存储器件，应在芯片的电源线和地线之间直接接入退藕电容。(4)电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：(1) 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的RC 电路来吸收放电电流。一般R 取1~2K，C 取.2~47UF。(2) CMOS 的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。&&正确选择单点接地与多点接地在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。&&一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为： 0.2～0.3mm，最细宽度可达0.05～0.07mm，电源线一般为1.2～2.5mm。对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用[l1] （模拟电路的地则不能这样使用）.PCB布线工艺要求& &线：一般情况下，信号线宽为0.3mm(12mil)，电源线宽为0.77mm(30mil)或1.27mm(50mil)；线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil)，实际应用中，条件允许时应考虑加大距离；布线密度较高时，可考虑（但不建议）采用IC脚间走两根线，线的宽度为0.254mm(10mil)，线间距不小于0.254mm(10mil)。特殊情况下，当器件管脚较密，宽度较窄时，可按适当减小线宽和线间距。&&焊盘（PAD）焊盘（PAD）与过渡孔（VIA）的基本要求是：盘的直径比孔的直径要大于0.6mm；例如，通用插脚式电阻、电容和集成电路等，采用盘/孔尺寸1.6mm/0.8mm（63mil/32mil），插座、插针和二极管1N4007等，采用1.8mm/1.0mm（71mil/39mil）。实际应用中，应根据实际元件的尺寸来定，有条件时，可适当加大焊盘尺寸；PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2～0.4mm左右。&&过孔（VIA）一般为1.27mm/0.7mm(50mil/28mil)；当布线密度较高时，过孔尺寸可适当减小，但不宜过小，可考虑采用1.0mm/0.6mm (40mil/24mil)。&&焊盘、线、过孔的间距要求PAD and VIA ： ≥ 0.3mm（12mil）PAD and PAD ： ≥ 0.3mm（12mil）PAD and TRACK ： ≥ 0.3mm（12mil）TRACK and TRACK ： ≥ 0.3mm（12mil）密度较高时：PAD and VIA ： ≥ 0.254mm（10mil）PAD and PAD ： ≥ 0.254mm（10mil）PAD and TRACK ： ≥ 0.254mm（10mil）TRACK and TRACK ： ≥ 0.254mm（10mil）
EEWORLD 官方微信
EE福利 唾手可得
Powered by}