用quartus一个线多位输出设计一个输出随输入信号变化的输出脉冲信号

点击联系发帖人 时间：2020-07-04 17:11

quartus一个线多位输出

在quartus一个线多位输出 ii里仿真怎么产苼一个冲激信号啊

我在做一个基于FPGA的FIR数字滤波器设计到了仿真验证设计是否满足设计要求加入一个冲激信号，但是quartus一个线多位输出 ii里本身没有冲激信号请问有木有高手知道怎么解决啊？

不是拉個0或1的波形就可以了嗎

不是啊，冲激是指无限短时间内无限大不是拉成高電平就行了

实际中并不存在理想的冲激信号的，用一个窄脉冲来近似就可以了
比如你的输入是16位的，那么你的输入信号为

}

按键输入模块：通过不同的按键切换周期和脉宽、高低位输入数据

}

请问有人在quartus一个线多位输出中用verilog語言编写过有关脉冲型使能信号的程序么... 请问有人在quartus一个线多位输出中用verilog语言编写过有关脉冲型使能信号的程序么？

可以考虑先将脉冲信号转换成电平信号再作为使能来用

你对这个回答的评价是？

下载百度知道APP抢鲜体验

使用百度知道APP，立即抢鲜体验你的手机镜头里戓许有别人想知道的答案。

}