计算机组成原理课后答案(第二版)唐朔飞完整答案_甜梦文库
计算机组成原理课后答案(第二版)唐朔飞完整答案
w w w .k（1）习题与题解hd aw.c om目 录第一篇 概论第二篇 计算机系统硬件结构www.khd aw第三章 第四章 第五章第一章 计算机系统概论 系统总线 存储器 输入输出系统.c omw w w .k第 一 章计算机系统概论hd aw.c omwww.khd aw作业（1）：（必须交） 第21页――7、 8、10 选作： （可不交）1、5 下周二交。.c omww1. 什么是计算机系统、计算机 硬件和计算机软件？硬件和软件哪 个更重要？ 解：P3 计算机系统――计算机硬件、 软件和数据通信设备的物理或逻辑 的综合体。 计算机硬件――计算机的物理 实体。 计算机软件――计算机运行所 需的程序及相关资料。 硬件和软件在计算机系统中相 互依存，缺一不可，因此同样重要。w.khd aw.c omww5. 冯?诺依曼计算机的特点是什 么？ 解：冯氏计算机的特点是：P9 ? 由运算器、控制器、存储器、 输入设备、输出设备五大部件组成； ? 指令和数据以同一形式（二进 制形式）存于存储器中； ? 指令由操作码、地址码两大部 分组成； ? 指令在存储器中顺序存放，通 常自动顺序取出执行； ? 以运算器为中心（原始冯氏 机）。w.khd aw.c omw7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、 存储基元、存储元、存储字、存储字长、 存储容量、机器字长、指令字长。 解：P10 主机――是计算机硬件的主体部分， 由CPU+MM（主存或内存）组成； CPU――中央处理器（机），是计算 机硬件的核心部件，由运算器+控制器组 成；（早期的运、控不在同一芯片上） 讲评：一种不确切的答法： CPU与MM合称主机； 运算器与控制器合称CPU。 这两个概念应从定义和组成两个角度 解释较确切。ww.khd aw.c om主存――计算机中存放正在运行的 程序和数据的存储器，为计算机的主要 工作存储器，可随机存取；(由存储体、 存储单元――可存放一个机器字并 具有特定存储地址的存储单位； 存储元件――存储一位二进制信息 的物理元件，是存储器中最小的存储单 位，又叫存储基元或存储元，不能单独 存取； 存储字――一个存储单元所存二进 制代码的逻辑单位；www.khd aw各种逻辑部件及控制电路组成）.c omwww.k存储字长――一个存储单元 所存二进制代码的位数； 存储容量――存储器中可存 二进制代码的总量；（通常主、 辅存容量分开描述） 机器字长――CPU能同时处 理的数据位数； 指令字长――一条指令的二 进制代码位数；hd aw.c omw8. 解释下列英文缩写的中文含义： CPU、PC、IR、CU、ALU、ACC、 MQ、X、MAR、MDR、I/O、MIPS、 CPI、FLOPS 解：全面的回答应分英文全称、中 文名、中文解释三部分。 CPU――Central Processing Unit，中央处理机（器），是计算机硬 件的核心部件，由运算器+控制器组 成； PC――Program Counter，程序 计数器，存放当前欲执行指令的地址， 并可自动计数形成下一条指令地址的计 数器；ww.khd aw.c omwwIR――Instruction Register， 指令寄存器，存放当前正在执行的 指令的寄存器； CU――Control Unit，控制单 元（部件），控制器中产生微操作 命令序列的部件，为控制器的核心 部件； ALU――Arithmetic Logic Unit，算术逻辑运算单元，运算器 中完成算术逻辑运算的逻辑部件； ACC――Accumulator，累加 器，运算器中运算前存放操作数、 运算后存放运算结果的寄存器；w.khd aw.c omwwwMQ――Multiplier-Quotient Register，乘商寄存器，乘法运算 时存放乘数、除法时存放商的寄存 器。 X――此字母没有专指的缩写 含义，可以用作任一部件名，在此 表示操作数寄存器，即运算器中工 作寄存器之一，用来存放操作数； MAR――Memory Address Register，存储器地址寄存器，内 存中用来存放欲访问存储单元地址 的寄存器；.khd aw.c omwwMDR――Memory Data Register，存储器数据缓冲寄存 器，主存中用来存放从某单元读出、 或写入某存储单元数据的寄存器； I/O――Input/Output equipment，输入/输出设备，为输 入设备和输出设备的总称，用于计 算机内部和外界信息的转换与传 送； MIPS――Million Instruction Per Second，每秒执行百万条指令 数，为计算机运算速度指标的一种 计量单位；w.khd aw.c omwww.khd awCPI――Cycle Per Instruction，执行一条指令所需时 钟周期数，计算机运算速度指标计 量单位之一； FLOPS――Floating Point Operation Per Second，每秒浮点 运算次数，计算机运算速度计量单 位之一。.c omwww.k10. 指令和数据都存于存储器中,计 算机如何区分它们？ 解：计算机硬件主要通过不同的时 间段来区分指令和数据，即：取指周期 （或取指微程序）取出的既为指令，执 行周期（或相应微程序）取出的既为数 据。 另外也可通过地址来源区分，从PC 指出的存储单元取出的是指令，由指令 地址码部分提供操作数地址。hd aw.c omww.khd aw问题讨论： × MAR放地址，MDR放数据； 取指时MDR中也是数据？ × 指令和数据的地址不一样； 某一存储单元只能放数据（或指令）?.c omw返回 目录w w w .k（3）习题与题解hd aw.c om目 录第一篇 概论第二篇 计算机系统硬件结构www.khd aw第三章 第四章 第五章第一章 计算机系统概论 系统总线 存储器 输入输出系统.c omw w w .k第三章系统总线hd aw.c omwww.k注：书上的作业除特别说明 不要求的以外，不管是否布置 原则上都要求掌握。交上次作业，本次作业下周二交。hd aw作业（2）： 65页 1、4、11 选作：5、10.c om09-3-10www.khd aw.c om21. 什么是总线？总线传输有何特点？ 为了减轻总线负载，总线上的部件应具备 什么特点？ 解：总线是多个部件共享的传输部 件； 总线传输的特点是：某一时刻只能有 一路信息在总线上传输，即分时使用； 为了减轻总线负载，总线上的部件应 通过三态驱动缓冲电路与总线连通。 讲评： 围绕“为减轻总线负载”的几种说法： × 应对设备按速率进行分类，各类设备 挂在与自身速率相匹配的总线上； × 应采用多总线结构（或多级总线）； × 总线上的部件应有不同的优先级；w4. 为什么要设置总线判优控 制？常见的集中式总线控制有几种？ 各有何特点？哪种方式响应时间最 快？哪种方式对电路故障最敏感？ 解：总线判优控制解决多个部件 同时申请总线时的使用权分配问题； 常见的集中式总线控制有三种： 链式查询、计数器查询、独立请求； 特点：链式查询方式连线简单， 易于扩充，对电路故障最敏感；计数 器查询方式优先级设置较灵活，对故 障不敏感，连线及控制过程较复杂； 独立请求方式判优速度最快，但硬件 器件用量大，连线多，成本较高。ww.khd aw.c omww5. 解释下列概念：总线的主设 备（或主模块）、总线的从设备 （或从模块）、总线的传输周期和 总线的通信控制。 解： 总线的主设备（主模块）―― 指一次总线传输期间，拥有总线控 制权的设备（模块）； 总线的从设备（从模块）―― 指一次总线传输期间，配合主设备 完成传输的设备（模块），它只能 被动接受主设备发来的命令；w.khd aw.c omwww.khd aw总线的传输周期――总 线完成一次完整而可靠的传 输所需时间； 总线的通信控制――指 总线传送过程中双方的时间 配合方式。.c omww6. 试比较同步通信和异步通信。 解： 同步通信――由统一时钟控制 的通信，控制方式简单，灵活性 差，当系统中各部件工作速度差异 较大时，总线工作效率明显下降。 适合于速度差别不大的场合； 异步通信――不由统一时钟控 制的通信，部件间采用应答方式进 行联系，控制方式较同步复杂，灵 活性高，当系统中各部件工作速度 差异较大时，有利于提高总线工作 效率。w.khd aw.c omwww.khd aw8. 为什么说半同步通信同时 保留了同步通信和异步通信的特 点？ 解： 半同步通信既能像同步通信 那样由统一时钟控制，又能像异 步通信那样允许传输时间不一 致，因此工作效率介于两者之间。.c omww10. 为什么要设置总线标 准？你知道目前流行的总线标准 有哪些？什么叫plug and play？ 哪些总线有这一特点？ 解： 总线标准的设置主要解决不 同厂家各类模块化产品的兼容问 题； 目前流行的总线标准有：ISA、 EISA、PCI等； plug and play――即插即 用，EISA、PCI等具有此功能。w.khd aw.c om使能 控制GB1hd aw11. 画一个具有双向传输功能的总线逻辑图。 解：此题实际上是要求设计一个双向总线收发 器，设计要素为三态、方向、使能等控制功能的实 现，可参考74LS245等总线缓冲器芯片内部电路。 逻辑图如下：（n位）Bn.k w方向 控制…… …… …… ……wDIRwA1.c omAn错误的设计：系统总线存储总线CPUhd awMM I/O1www这个方案的错误是： 不合题意。按题意要求应画出逻辑线路图而 不是逻辑框图。.k.c omI/O2…… I/Onww12. 设数据总线上接有A、B、 C、D四个寄存器，要求选用合适 的74系列芯片，完成下列逻辑设 计： （1） 设计一个电路，在同一时 间实现D→A、D→B和D→C寄存 器间的传送； （2） 设计一个电路，实现下列 操作： T0时刻完成D→总线； T1时刻完成总线→A； T2时刻完成A→总线； T3时刻完成总线→B。w.khd aw.c omwww.k令：BUS?A=BUS?B=BUS?C=CP； D?BUS= -OE； 当CP前沿到来时，将D?A、B、C。hd aw-OE： CP：解： （1）采用三态输出的D型寄存器 74LS374做A、B、C、D四个寄存器，其 输出可直接挂总线。A、B、C三个寄存 器的输入采用同一脉冲打入。注意-OE 为电平控制，与打入脉冲间的时间配合 关系为：.c om现以8位总线为例，设计此电路，如下图示：D7 D0数据总线A?BUS 1Q 8Q B?BUS 1Q 8Q C?BUS 1Q 8Q D?BUS 1Q 8Q 374 374 374 374 OE OE OE OE A B C 1D 8D 1D 8D 1D 8D 1D D 8DBUS?ABUS?Bhd awBUS?Cwww.k.c omBUS?D时钟： CLK：节拍电平：Ti：www.k打入脉冲：Pi：图中，脉冲包在电平中，为了留有 较多的传送时间，脉冲设置在靠近电平 后沿处。hd aw（2）寄存器设置同（1），由于本 题中发送、接收不在同一节拍，因此总 线需设锁存器缓冲，锁存器采用74LS373 （电平使能输入）。节拍、脉冲配合关 系如下：.c om节拍、脉冲分配逻辑如下：-T0 1 &.c om-T1 1 & -T2 1 & -T3 1 &T0 P0 P1 T2 P2 T3 P3 T1www1 CLK.k二位 格雷 码同 步计 数器hd awG Y0 Y1 1/2139 Y3 A B Y2节拍、脉冲时序图如下： CLK： T0： T1： T2： T3： P0： P1： P2： P3：www.khd aw.c om以8位总线为例，电路设计如下： （图中，A、B、C、D四个寄存器与数据总线的连接 方法同上。）数据总线（D7~D0）C?BUS D?BUS A?BUS B?BUS 1Q 8Q 1Q 1Q 374 8Q 1Q 8Q 374 8Q 374 374 OE OE OE OE C B A 1D 8D 1D 8D 1D 8D 1D D 8Dhd awBUS?C BUS?D.c om1Q OE 1D返回目录8Q 373 G 8DBUS?ABUS?Bw令：A?BUS = -T2 D?BUS = -T0 BUS?A = P1 BUS?B = P3w.k&=1&=1wT1 T3 T0 T2w w w .k（4）习题与题解hd aw.c om目 录第一篇 概论第二篇 计算机系统硬件结构www.khd aw第三章 第四章 第五章第一章 计算机系统概论 系统总线 存储器 输入输出系统.c omw w w .k第四章存 储 器hd aw.c omwww.khd aw.c om33. 存储器的层次结构主要体现在什 么地方？为什么要分这些层次？计算机 如何管理这些层次？ 答：存储器的层次结构主要体现在 Cache―主存和主存―辅存这两个存储层 次上。 Cache―主存层次在存储系统中主要 对CPU访存起加速作用，即从整体运行 的效果分析，CPU访存速度加快，接近 于Cache的速度，而寻址空间和位价却接 近于主存。 主存―辅存层次在存储系统中主要 起扩容作用，即从程序员的角度看，他 所使用的存储器其容量和位价接近于辅 存，而速度接近于主存。w综合上述两个存储层次的作用，从 整个存储系统来看，就达到了速度快、 容量大、位价低的优化效果。 主存与CACHE之间的信息调度功能 全部由硬件自动完成。而主存―辅存层 次的调度目前广泛采用虚拟存储技术实 现，即将主存与辅存的一部份通过软硬 结合的技术组成虚拟存储器，程序员可 使用这个比主存实际空间（物理地址空 间）大得多的虚拟地址空间（逻辑地址 空间）编程，当程序运行时，再由软、 硬件自动配合完成虚拟地址空间与主存 实际物理空间的转换。因此，这两个层 次上的调度或转换操作对于程序员来说 都是透明的。ww.khd aw.c omw4. 说明存取周期和存取时间的区别。 解：存取周期和存取时间的主要区别 是：存取时间仅为完成一次操作的时间， 而存取周期不仅包含操作时间，还包含操 作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的 数据总线宽度为32位，存取周期为 200ns，则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存 储器进出信息的最大数量。 存储器带宽 = 1/200ns × 32位 = 160M位/秒 = 20MB/S = 5M字/秒 注意字长（32位）不是16位。 （注：本题的兆单位来自时间=106）ww.khd aw.c omw字地址 HB ―――――字节地址―――――LB 0 0 1 2 3 4 4 5 6 7 8 …… …… …… …… ……
ww.khd aw6. 某机字长为32位，其存储容量是 64KB，按字编址它的寻址范围是多少？ 若主存以字节编址，试画出主存字地址和 字节地址的分配情况。 解：存储容量是64KB时，按字节编 址的寻址范围就是64KB，则： 按字寻址范围 = 64K×8 / 32=16K字 按字节编址时的主存地址分配图如下：.c om讨论：www1、一个存储器不可能有两套地址，注 意字长32位，不是16位 ，不能按2字节 编址； 2、在按字节编址的前提下，按字寻址 时，地址仍为16位； 3、字寻址的单位为字，不是B（字 节）。 4、按字编址的地址范围为0~16K-1， 空间为16K字；按字节编址的地址范围 为0~64K-1，空间为64KB。不能混淆； 5、画存储空间分配图时要画出上限。.khd aw.c omwww.khd aw.c om47. 一个容量为16K×32位的存储器， 其地址线和数据线的总和是多少？当选用 下列不同规格的存储芯片时，各需要多少 片？ 1K×4位，2K×8位，4K×4位， 16K×1位，4K×8位，8K×8位 解： 地址线和数据线的总和 = 14 + 32 = 46根； 各需要的片数为： 1K×4：16K×32 /1K×4 = 16×8 = 128片 2K×8：16K×32 /2K × 8 = 8 × 4 = 32片 4K×4：16K×32 /4K × 4 = 4 × 8 = 32片 16K×1：16K × 32 / 16K × 1 = 32片 4K×8：16K×32 /4K×8 = 4 × 4 = 16片 8K×8：16K×32 / 8K × 8 = 2X4 = 8片讨论：www.khd aw地址线根数与容量为2的 幂的关系，在此为214，14根； 数据线根数与字长位数相 等，在此为32根。 （不是2的幂的关系。 ?：32=25，5根）.c omw9. 什么叫刷新？为什么要刷新？说明刷 新有几种方法。 解：刷新――对DRAM定期进行的全 部重写过程； 刷新原因――因电容泄漏而引起的 DRAM所存信息的衰减需要及时补充，因 此安排了定期刷新操作； 常用的刷新方法有三种――集中式、分 散式、异步式。 集中式：最大刷新间隔时间内，集中安 排一段时间刷新，存在CPU访存死时间； 分散式：在每个读/写周期之后插入一 个刷新周期，无CPU访存死时间； 异步式：是集中式和分散式的折衷。ww.khd aw.c omwww.khd aw讨论： 1）刷新与再生的比较： 共同点： ?动作机制一样。都是利用 DRAM存储元破坏性读操作时的重 写过程实现； ?操作性质一样。都是属于重写 操作。.c om区别：ww?解决的问题不一样。再生主要解 决DRAM存储元破坏性读出时的信息重 写问题；刷新主要解决长时间不访存时 的信息衰减问题。 ?操作的时间不一样。再生紧跟在读 操作之后，时间上是随机进行的；刷新 以最大间隔时间为周期定时重复进行。 ?动作单位不一样。再生以存储单元 为单位，每次仅重写刚被读出的一个字 的所有位；刷新以行为单位，每次重写 整个存储器所有芯片内部存储矩阵的同 一行。w.khd aw.c omww?芯片内部I/O操作不一样。读出再生 时芯片数据引脚上有读出数据输出；刷 新时由于CAS信号无效，芯片数据引脚 上无读出数据输出（唯RAS有效刷新， 内部读）。鉴于上述区别，为避免两种 操作混淆，分别叫做再生和刷新。 2）CPU访存周期与存取周期的区别： CPU访存周期是从CPU一边看到的 存储器工作周期，他不一定是真正的存 储器工作周期；存取周期是存储器速度 指标之一，它反映了存储器真正的工作 周期时间。w.khd aw.c omwww.k3）分散刷新是在读写周期之 后插入一个刷新周期，而不是在读 写周期内插入一个刷新周期，但此 时读写周期和刷新周期合起来构成 CPU访存周期。 4）刷新定时方式有3种而不是 2种，一定不要忘了最重要、性能 最好的异步刷新方式。hd aw.c omwww10. 半导体存储器芯片的译码驱动 方式有几种？ 解：半导体存储器芯片的译码驱动 方式有两种：线选法和重合法。 线选法：地址译码信号只选中同一 个字的所有位，结构简单，费器材； 重合法：地址分行、列两部分译 码，行、列译码线的交叉点即为所选单 元。这种方法通过行、列译码信号的重 合来选址，也称矩阵译码。可大大节省 器材用量，是最常用的译码驱动方式。.khd aw.c omw11. 画出用1024×4位的存储芯片组 成一个容量为64K×8位的存储器逻辑框 图。要求将64K分成4个页面，每个页面 分16组，指出共需多少片存储芯片。 解：设采用SRAM芯片， 总片数 = 64K × 8位 / 1024 × 4位 = 64 × 2 = 128片 题意分析：本题设计的存储器结构 上分为总体、页面、组三级，因此画图 时也应分三级画。首先应确定各级的容 量： 页面容量 = 总容量 / 页面数 = 64K × 8位 / 4 = 16K × 8位；ww.khd aw.c om组逻辑图如下：（位扩展）A9~0 -WE -CSi 1K×8 1K×4 SRAM.k w w whd aw1K×4 SRAM D 7 D6 D5 D4组容量 = 页面容量 / 组数 = 16K × 8位 / 16 = 1K × 8位； 组内片数 = 组容量 / 片容量 = 1K×8位 / 1K×4位 = 2片； 地址分配：页面号 2.c om组号 4 D3 D2 D1 D0组内地址 10页面逻辑框图：（字扩展）-CS0 A10 A11 A12 A13 -CS1.k w w whd aw-CS15 -CEi组 译 -CS2 1K×8（组2） 码 器 4:16………………1K×8（组15） A9~0 -WE D7~0.c om1K×8（组0）16K×81K× 8（组1）存储器逻辑框图：（字扩展）-CE0 A14 16K×8（页面0）A15w wwA13~0 -WE D7~0.k页 -CE1 面 16K×8（页面1） 译 码 -CE2 16K×8（页面2） 器 2:4 -CE3 16K×8（页面3）hd aw.c omwww讨论： ? 不分级画；问题： 1）不合题意； 2）芯片太多难画； 3）无页译码，6：64译码选组。 ? 页选直接联到芯片；问题： 1）SRAM一般只一个片选端； 2）译码输出负载能力需考虑。 ? 附加门电路组合2级译码信号； （应利用译码器使能端输入高一级 的译码选通信号）.khd aw.c omw12. 设有一个64K×8位的RAM芯 片，试问该芯片共有多少个基本单元电 路（简称存储基元）？欲设计一种具有 上述同样多存储基元的芯片，要求对芯 片字长的选择应满足地址线和数据线的 总和为最小，试确定这种芯片的地址线 和数据线，并说明有几种解答。 解： 存储基元总数 = 64K × 8位 = 512K位 = 219位； 思路：如要满足地址线和数据线总 和最小，应尽量把存储元安排在字向， 因为地址位数和字数成2的幂的关系， 可较好地压缩线数。ww.khd aw.c omw设地址线根数为a，数据线根数为 b，则片容量为：2a × b = 219；b = 219-a； 若a = 19，b = 1，总和 = 19+1 = 20； a = 18，b = 2，总和 = 18+2 = 20； a = 17，b = 4，总和 = 17+4 = 21； a = 16，b = 8，总和 = 16+8 = 24； …… …… 由上可看出：片字数越少，片字长越 长，引脚数越多。片字数、片位数均按2 的幂变化。 结论：如果满足地址线和数据线的总 和为最小，这种芯片的引脚分配方案有两 种：地址线 = 19根，数据线 = 1根；或地 址线 = 18根，数据线 = 2根。ww.khd aw.c omwww13. 某8位微型机地址码为18位， 若使用4K×4位的RAM芯片组成模块 板结构的存储器，试问： （1）该机所允许的最大主存空间 是多少？ （2）若每个模块板为32K×8 位，共需几个模块板？ （3）每个模块板内共有几片 RAM芯片？ （4）共有多少片RAM？ （5）CPU如何选择各模块板？.khd aw.c omw17解： （1）218 = 256K，则该机所允许的最大 主存空间是256K×8位（或256KB）； （2）模块板总数 = 256K×8 / 32K×8 = 8块； （3）板内片数 = 32K×8位 / 4K×4位 = 8 × 2 = 16片； （4）总片数 = 16片× 8 = 128片； （5）CPU通过最高3位地址译码选板， 次高3位地址译码选片。地址格式分配如 下：.khd aw15 14 12 11.c om片内地址 120w w板地址 片地址 3 3讨论： ? 不对板译码、片译码分配具体 地址位；www.khd aw.c omww14. 设CPU共有16根地址线，8根数据 线，并用-MREQ（低电平有效）作访存控 制信号，R/-W作读写命令信号（高电平为 读，低电平为写）。现有下列存储芯片： ROM（2K×8位，4K×4位，8K×8位）， RAM（1K×4位，2K×8位，4K×8位）， 及74138译码器和其他门电路（门电路自 定）。试从上述规格中选用合适芯片，画 出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区， 地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。w.khd aw.c om5解： （1）地址空间分配图：0~91
4K（ROM） 4K（SRAM） 4K（SRAM） 4K（SRAM）hd aw……65535.k.c om………Y0 Y1 Y2 Y3 A15=0www……A15=1（2）选片：ROM：4K × 4位：2片； RAM：4K × 8位：3片； （3）CPU和存储器连接逻辑图及片选逻辑：+5V-MREQ A15 A14 A13 A12C B A -Y0hd aw-G2A -G2B74138（ 3：8） -Y1 -CS1.c om-Y2G1-Y3CPUA11~0 R/-W D3~0 D7~4-CS0-CS2 4K×8 RAM-CS3 4K×8 RAMwww.k4K×4 ROM4K×4 ROM4K×8 RAMw讨论： 1）选片：当采用字扩展和位扩展 所用芯片一样多时，选位扩展。 理由：字扩展需设计片选译码，较 麻烦，而位扩展只需将数据线按位引出 即可。 本题如选用2K×8 ROM，片选要采 用二级译码，实现较麻烦。 当需要RAM、ROM等多种芯片混用 时，应尽量选容量等外特性较为一致的 芯片，以便于简化连线。 2）应尽可能的避免使用二级译 码，以使设计简练。但要注意在需要二 级译码时如果不使用，会使选片产生二 意性。ww.khd aw.c omww3）片选译码器的各输出所选的存 储区域是一样大的，因此所选芯片的字 容量应一致，如不一致时就要考虑二级 译码。 4）其它常见错误： ? EPROM的PD端接地； （PD为功率下降控制端，当输入为高 时，进入功率下降状态。因此PD端的合 理接法是与片选端-CS并联。） ? ROM连读/写控制线-WE； （ROM无读/写控制端） 注：该题缺少“系统程序工作区”条件。w.khd aw.c omww15. CPU假设同上题，现有8片 8K×8位的RAM芯片与CPU相连，试回 答： （1）用74138译码器画出CPU与存 储芯片的连接图； （2）写出每片RAM的地址范围； （3）如果运行时发现不论往哪片 RAM写入数据后，以A000H为起始地址 的存储芯片都有与其相同的数据，分析 故障原因。 （4）根据（1）的连接图，若出现 地址线A13与CPU断线，并搭接到高电 平上，将出现什么后果？w.khd aw.c om解： （1）CPU与存储器芯片连接逻辑图：R/-W D7~0 A12~0 CPU -MREQ A13 A14 A15 8K×8 SRAM 8K×8 SRAMhd aw-CS0 -CS1B C.c om8K×8 SRAM…8K×8 SRAM.k-CS2 ……G1-CS7-G2A -G2B A7）www+5V（2）地址空间分配图：wwwY0 Y1 Y2 Y3 Y4 Y5 Y6 Y78K×8 8K×8 8K×8 8K×8 8K×8 8K×8 8K×8 8K×8.khd aw.c omRAM RAM RAM RAM RAM RAM RAM RAM0~383
www（3）如果运行时发现不论往哪片 RAM写入数据后，以A000H为起始地 址的存储芯片都有与其相同的数据，则 根本的故障原因为：该存储芯片的片选 输入端（应连-Y5）很可能总是处于低 电平。可能的情况有： 1）该片的-CS端与-WE端错连或短路； 2）该片的-CS端与CPU的-MREQ端错 连或短路； 3）该片的-CS端与地线错连或短路； 在此，假设芯片与译码器本身都是 好的。.khd aw.c omwww.khd aw（4）如果地址线A13与CPU 断线，并搭接到高电平上，将会 出现A13恒为“1”的情况。此时 存储器只能寻址A13=1的地址空 间，A13=0的另一半地址空间将 永远访问不到。若对A13=0的地 址空间进行访问，只能错误地访 问到A13=1的对应空间中去。.c omwww.khd aw16、反映主存和外存的速度指标 有何不同？ 答：由于主存采用RAM，所以其 主要速度指标“存取周期”对所有存储 单元来说是个常数，寻址时间很短且 不受单元物理位置影响。 另外，主存的存取周期、存取时 间、带宽等几个常用速度指标之间是 相关的。.c omwww.k外存主要采用DAM或SAM，其寻 址时间较长且与信息所存物理位置绝对 有关，因此外存的速度通常受寻址时间 和数据传输时间两个因素决定，需要用 平均寻址时间和数据传输率两个指标共 同来描述。 而平均寻址时间和数据传输率分别 描述了外存的两个性质完全不同、时间 段完全不同的操作，这两个指标之间没 有多少相关性。hd aw.c omww.k0 8 …… M0 8K1 9 …… M1 8Khd aw2 10 …… M2 8K 3 11 …… M3 8K 4 12 …… M4 8K 存储管理17. 某机字长16位，常规的存储空间为64K字， 若想不改用其他高速的存储芯片，而使访存速度提高 到8倍，可采取什么措施？画图说明。 解：若想不改用高速存储芯片，而使访存速度提 高到8倍，可采取多体交叉存取技术，图示如下：5 13 …… M5 8K 6 14 …… M6 8K 7 15 …… M7 8Kw.c om存储总线.c om8体交叉访问时序：单体存取周期返回 目录w由图可知：每隔1/8个存取周期就可在存储总线上获得一个数据。w启动M4： 启动M5： 启动M6： 启动M7：w.khd aw启动M0： 启动M1： 启动M2： 启动M3：twww18. 什么是“程序访问的局部 性”？存储系统中哪一级采用了程序访 问的局部性原理？ 解：程序运行的局部性原理指：在 一小段时间内，最近被访问过的程序和 数据很可能再次被访问；在空间上，这 些被访问的程序和数据往往集中在一小 片存储区；在访问顺序上，指令顺序执 行比转移执行的可能性大 (大约 5:1 )。 存储系统中Cache―主存层次采用了程 序访问的局部性原理。.khd aw.c omww20. Cache做在CPU芯片内有什么好 处？将指令Cache和数据Cache分开又有 什么好处？ 答：Cache做在CPU芯片内主要有 下面几个好处： 1）可提高外部总线的利用率。因为 Cache在CPU芯片内，CPU访问Cache时 不必占用外部总线； 2）Cache不占用外部总线就意味着外 部总线可更多地支持I/O设备与主存的信 息传输，增强了系统的整体效率； 3）可提高存取速度。因为Cache与 CPU之间的数据通路大大缩短,故存取速 度得以提高；w.khd aw.c omwww.k将指令Cache和数据Cache分开有 如下好处： 1）可支持超前控制和流水线控制， 有利于这类控制方式下指令预取操作的 完成； 2）指令Cache可用ROM实现，以提 高指令存取的可靠性； 3）数据Cache对不同数据类型的支持 更为灵活，既可支持整数（例32位）， 也可支持浮点数据（如64位）。hd aw.c omwww.khd aw补充讨论： Cache结构改进的第三个措施是分 级实现，如二级缓存结构，即在片内 Cache（L1）和主存之间再设一个片外 Cache（L2），片外缓存既可以弥补片 内缓存容量不够大的缺点，又可在主存 与片内缓存间起到平滑速度差的作用， 加速片内缓存的调入调出速度（主存― L2―L1）。.c omw21. 设某机主存容量为4MB， Cache容量为16KB，每字块有8个字， 每字32位，设计一个四路组相联映象 （即Cache每组内共有4个字块）的 Cache组织，要求： （1）画出主存地址字段中各段的位 数； （2）设Cache的初态为空，CPU依次 从主存第0、1、2……99号单元读出100 个字（主存一次读出一个字），并重复 按此次序读8次，问命中率是多少？ （3）若Cache的速度是主存的6倍，试 问有Cache和无Cache相比，速度提高 多少倍？ww.khd aw.c omw（2）由于题意中给出的字地址是连续 的，故（1）中地址格式的最低2位不参加 字的读出操作。当主存读0号字单元时， 将主存0号字块（0~7）调入Cache（0组0 号块），主存读8号字单元时，将1号块 （8~15）调入Cache（1组0号块）…… 主 存读96号单元时，将12号块（96~103）调 入Cache（12组0号块）。ww.khd aw主存字块标记Cache组号 组内块号 块内字地址 字节地址.c om答： （1）由于容量是按字节表示的，则主存 地址字段格式划分如下： 8 7 2 3 2ww共需调100/8 ? 13次，就把主存中的 100个数调入Cache。除读第1遍时CPU需 访问主存13次外，以后重复读时不需再 访问主存。则在800个读操作中： 访Cache次数=（100-13）+700=787次 Cache命中率=787/800 ? 0.98 ? 98% （3）设无Cache时访主存需时800T（T 为主存周期），加入Cache后需时： 787?T/6+13T?（131.167+13）T ?144.167T 则：800T/144.167T ?5.55倍 有Cache和无Cache相比，速度提高 4.55倍左右。w.khd aw.c om23. 画出RZ、NRZ、NRZ1、PE、FM写入数字串 1011001的写入电流波形图。 解： 1 0 1 1 0 0 1.c omNRZ： NRZ1： PE： FM：注意hd aw .kRZ：t t t t twww24. 以写入为例，比较调频制和改进调 频制的写电流波形图。 解：写电流波形图如下：FM: MFM: MFM:hd awt1001.c om0 1 10t tww频率提高一倍后的MFM制。w1 0 0 1 0 1 1 0.kw比较： 1）FM和MFM写电流在位周期中 心处的变化规则相同； 2）MFM制除连续一串“0”时两 个0周期交界处电流仍变化外，基本取 消了位周期起始处的电流变化； 3）FM制记录一位二进制代码最 多两次磁翻转，MFM制记录一位二进 制代码最多一次磁翻转，因此MFM制 的记录密度可提高一倍。上图中示出 了在MFM制时位周期时间缩短一倍的 情况。由图可知，当MFM制记录密度 提高一倍时，其写电流频率与FM制的 写电流频率相当；ww.khd aw.c omwww.khd aw4）由于MFM制并不是每个 位周期都有电流变化，故自同步脉 冲的分离需依据相邻两个位周期的 读出信息产生，自同步技术比FM 制复杂得多。.c om?： e： T： D：hd aw .k wI：.c om25. 画出调相制记录的驱动电流、记录 磁通、感应电势、同步脉冲及读出代码等几种波形。 解： 0 1 1 0 0 0 1 0t t t t twwwww注意： 1）画波形图时应严格对准各种信 号的时间关系。 2）读出感应信号不是方波而是与 磁翻转边沿对应的尖脉冲； 3）同步脉冲的出现时间应能“包裹” 要选的读出感应信号，才能保证选通有 效的读出数据信号，并屏蔽掉无用的感 应信号。PE记录方式的同步脉冲应安排 对准代码周期的中间。 4）最后读出的数据代码应与写入 代码一致。.khd aw.c omwww.khd aw26. 磁盘组有六片磁盘，每片有两 个记录面，存储区域内径22厘米，外径 33厘米，道密度为40道/厘米，内层密度 为400位/厘米，转速2400转/分，问： （1）共有多少存储面可用？ （2）共有多少柱面？ （3）盘组总存储容量是多少？ （4）数据传输率是多少？.c omww解： （1）若去掉两个保护面，则共有： 6 × 2 - 2 = 10个存储面可用； （2）有效存储区域 =（33-22）/ 2 = 5.5cm 柱面数 = 40道/cm × 5.5= 220道 （3）内层道周长=22?= 69.08cm 道容量=400位/cm×69.08cm = 3454B 面容量=3454B × 220道 = 759，880B 盘组总容量 = 759，880B × 10面 = 7，598，800Bw.khd aw.c omw（4）转速 = 2400转 / 60秒 = 40转/秒 数据传输率 = 3454B × 40转/秒 = 138，160 B/S 注意： 1）计算盘组容量时一般应去掉上、 下保护面； 2）?的精度选取不同将引起答案不 同，一般取两位小数； 3）柱面数?盘组总磁道数（=一个盘 面上的磁道数） 4）数据传输率与盘面数无关； 5）数据传输率的单位时间是秒，不 是分。ww.khd aw.c omwww.k27. 某磁盘存储器转速为3000转/ 分，共有4个记录盘面，每毫米5道， 每道记录信息12 288字节，最小磁道 直径为230mm，共有275道，求： （1）磁盘存储器的存储容量； （2）最高位密度（最小磁道的位 密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间。hd aw.c omw解： （1）存储容量 = 275道×12 288B/道 ×4面 = 13 516 800B （2）最高位密度 = 12 288B/230? = 17B/mm = 136位/mm（向下取整） 最大磁道直径 =230mm+275道/5道 × 2 = 230mm + 110mm = 340mm 最低位密度 = 12 288B / 340? = 11B/mm = 92位 / mm （向下取整） （3）磁盘数据传输率 = 12 288B × 3000转/分 =12 288B × 50转/秒=614 400B/S （4）平均等待时间 = 1/50 / 2 = 10msww.khd aw.c om返回目录www.khd aw讨论： 1、本题给出的道容量单位为字节， 因此算出的存储容量单位也是字节，而 不是位； 2、由此算出的位密度单位最终应转 换成bpm(位/毫米）； 3、平均等待时间是磁盘转半圈的时 间，与容量无关。.c omw w w .k（5）习题与题解hd aw.c omw w w输入输出系统.k第 五章hd aw.c omw1. I/O有哪些编址方式？各有何特 点？ 解：常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立编址； 特点： I/O与内存统一编址方式的 I/O地址采用与主存单元地址完全一样 的格式，I/O设备和主存占用同一个地 址空间，CPU可像访问主存一样访问 I/O设备，不需要安排专门的I/O指令。 I/O独立编址方式时机器为I/O设备 专门安排一套完全不同于主存地址格式 的地址编码，此时I/O地址与主存地址 是两个独立的空间，CPU需要通过专门 的I/O指令来访问I/O地址空间。ww.khd aw.c omwww讨论：I/O编址方式的意义： I/O编址方式的选择主要影响到指 令系统设计时I/O指令的安排，因此描 述其特点时一定要说明此种I/O编址方 式对应的I/O指令设置情况。 ? I/O与内存统一编址方式将I/O地 址看成是存储地址的一部分，占用主存 空间； 问题：确切地讲， I/O与内存统一 编址的空间为总线空间，I/O所占用的 是内存的扩展空间。.khd aw.c omw2. 简要说明CPU与I/O之间传递信息可 采用哪几种联络方式？它们分别用于什么 场合？ 答： CPU与I/O之间传递信息常采用三 种联络方式：直接控制（立即响应）、 同 步、异步。 适用场合分别为： 直接控制适用于结构极简单、速度极 慢的I/O设备，CPU直接控制外设处于某种 状态而无须联络信号。 同步方式采用统一的时标进行联络， 适用于CPU与I/O速度差不大，近距离传送 的场合。 异步方式采用应答机制进行联络，适 用于CPU与I/O速度差较大、远距离传送的 场合。ww.khd aw.c omw讨论：注意I/O交换方式、I/O传送分类 方式与I/O联络方式的区别： 串行、并行I/O传送方式常用于描述 I/O传送宽度的类型； I/O交换方式主要讨论传送过程的控 制方法； I/O联络方式主要解决传送时CPU 与I/O之间如何取得通信联系以建立起操 作上的同步配合关系。 ? 同步方式适用于CPU与I/O工作速度 完全同步的场合。 问题： I/O 要达到与CPU工作速度 完全同步一般是不可能的。同步方式的 实质是“就慢不就快”，如采用同步方式 一般CPU达不到满负荷工作。ww.khd aw.c omwww6. 字符显示器的接口电路中配 有缓冲存储器和只读存储器，各有 何作用？ 解：显示缓冲存储器中存放着 一屏要显示的字符ASCII玛信息，它 的作用是支持屏幕扫描时的反复刷 新； 只读存储器中存放着字符集中 所有字符的点阵信息，作为字符发 生器使用，他起着将字符的ASCII码 转换为字形点阵信息的作用。.khd aw.c omw8. 某计算机的I/O设备采用异步串行 传送方式传送字符信息。字符信息的格式 为一位起始位、七位数据位、一位校验位 和一位停止位。若要求每秒钟传送480个 字符，那么该设备的数据传送速率为多 少？ 解：480×10=4800位/秒=4800波特； 波特――是数据传送速率波特率的单 位。 注：题意中给出的是字符传送速率， 即：字符/秒。要求的是数据传送速率， 串行传送时一般用波特率表示。 两者的区别：字符传送率是数据的 “纯”有效传送率，不含数据格式信息；波 特率是“毛”传送率，含数据格式信息。ww.khd aw.c omwww.k10. 什么是I/O接口?为什么要设置 I/O接口？I/O接口如何分类？ 解： I/O接口一般指CPU和I/O设 备间的连接部件； I/O接口分类方法 很多，主要有： 按数据传送方式分有并行接口和 串行接口两种； 按数据传送的控制方式分有程序 控制接口、程序中断接口、DMA接口 三种。hd aw.c omw12. 结合程序查询方式的接口电路，说明 其工作过程。 解：程序查询接口工作过程如下（以输入 为例）： 1）CPU发I/O地址?地址总线?接口?设 备选择器译码?选中，发SEL信号?开命令接 收门； 2）CPU发启动命令? D置0，B置1 ?接 口向设备发启动命令?设备开始工作； 3）CPU等待，输入设备读出数据? DBR； 4）外设工作完成，完成信号?接口? B 置0，D置1； 5）准备就绪信号?控制总线? CPU； 6）输入：CPU通过输入指令（IN）将 DBR中的数据取走；ww.khd aw.c omww若为输出，除数据传送方向相反以外， 其他操作与输入类似。工作过程如下： 1）CPU发I/O地址?地址总线?接口? 设备选择器译码?选中，发SEL信号?开命令 接收门； 2）输出： CPU通过输出指令（OUT） 将数据放入接口DBR中； 3）CPU发启动命令? D置0，B置1 ?接 口向设备发启动命令?设备开始工作； 4）CPU等待，输出设备将数据从 DBR 取走； 5）外设工作完成，完成信号?接口? B 置0，D置1； 6）准备就绪信号?控制总线? CPU， CPU可通过指令再次向接口DBR输出数据， 进行第二次传送。w.khd aw.c omww13. 说明中断向量地址和入口地址的 区别和联系。 解： 中断向量地址和入口地址的区别： 向量地址是硬件电路（向量编码器） 产生的中断源的内存中断向量表表项地 址编号，中断入口地址是中断服务程序 首址。 中断向量地址和入口地址的联系： 中断向量地址可理解为中断服务程 序入口地址指示器（入口地址的地 址），通过它访存可获得中断服务程序 入口地址。 (两种方法：在向量地址所指w.k单元内放一条JUM指令；主存中设向量地 址表。参考8.4.3）hd aw.c omww讨论： 硬件向量法的实质： 当响应中断时，为了更快、更可靠 的进入对应的中断服务程序执行，希望 由硬件直接提供中断服务程序入口地址。 但在内存地址字较长时这是不可能的。 因此由硬件先提供中断源编号、再由编 号间接地获得中断服务程序入口地址。 这种中断源的编号即向量地址。 由于一台计算机系统可带的中断源 数量很有限，因此向量地址比内存地址 短得多，用编码器类逻辑部件实现很方 便。w.khd aw.c omw15. 什么是中断允许触发器？它有何 作用？ 解：中断允许触发器是CPU中断系 统中的一个部件，他起着开关中断的作 用（即中断总开关，则中断屏蔽触发器 可视为中断的分开关）。ww.khd aw14. 在什么条件下，I/O设备可以向 CPU提出中断请求？ 解：I/O设备向CPU提出中断请求的 条件是：I/O接口中的设备工作完成状态 为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中 断请求触发器状态为1（INTR=1）。.c omwww.khd aw16. 在什么条件和什么时间， CPU可以响应I/O的中断请求？ 解：CPU响应I/O中断请求的 条件和时间是：当中断允许状态为 1（EINT=1），且至少有一个中断 请求被查到，则在一条指令执行完 时，响应中断。.c omwww.khd aw17. 某系统对输入数据进行取样处 理，每抽取一个输入数据，CPU 就要中断处理一次，将取样的数据 存至存储器的缓冲区中，该中断处 理需P秒。此外，缓冲区内每存储 N个数据，主程序就要将其取出进 行处理，这个处理需Q秒。试问该 系统可以跟踪到每秒多少次中断请 求？.c om解：这是一道求中断饱和度的题， 要注意主程序对数据的处理不是中断处 理，因此Q秒不能算在中断次数内。 N个数据所需的处理时间=P×N+Q秒 平均每个数据所需处理时间= （P×N+Q）/ N 秒； 求倒数得： 该系统跟踪到的每秒中断请求数=N/ （P×N+Q）次。www.khd aw.c omww19. 在程序中断方式中，磁盘申请中 断的优先权高于打印机。当打印机正在 进行打印时，磁盘申请中断请求。试问 是否要将打印机输出停下来，等磁盘操 作结束后，打印机输出才能继续进行？ 为什么？ 解：这是一道多重中断的题，由于 磁盘中断的优先权高于打印机，因此应 将打印机输出停下来，等磁盘操作结束 后，打印机输出才能继续进行。因为打 印机的速度比磁盘输入输出的速度慢， 并且暂停打印不会造成数据丢失。w.khd aw.c omwww讨论： ? 打印机不停，理由有如下几种： ? 我有打印机，感觉上打印机工作是 连贯的； 问题：人的感觉速度=计算机工作速 度？ ? 由于打印机速度比CPU慢得多，CPU 将数据发送给打印机后，就去为磁盘服 务，而这时打印机可自己慢慢打印，不 占用CPU。 问题：停止打印机传送=停止打印机动 作？.khd aw.c omwww.k22. CPU对DMA请求和中断请求 的响应时间是否一样？为什么？ 解： CPU对DMA请求和中断请 求的响应时间不一样，因为两种方式 的交换速度相差很大，因此CPU必须 以更短的时间间隔查询并响应DMA请 求（一个存取周期末）。hd aw.c omwww.khd aw24. DMA的工作方式中，CPU暂 停方式和周期挪用方式的数据传送流 程有何不同？画图说明。 解：两种DMA方式的工作流程见 下页，其主要区别在于传送阶段，现 行程序是否完全停止访存。.c om现行程序CPU A 现行程序总线请求.c omDMAC 开始工作启动停止CPU访存方式的DMA工作流程如下：I/O DMA预处理： 向DMAC送 MM缓冲区 首址； I/O设备 地址； 交换个数； 启动I/O I/O准备 就绪DMA请求数据传送： 响应，停止 CPU访存现 行 程 序 等 待hd aw让出 总线I/O数据送BR 或(BR)送I/Ow(AR)送 MM(MAR)； (AR)+1；R/W (BR)送MDR； WC减1；准备下 个数据.kw现行程序 ADMA请求就绪 DwBI/O数据送BR 或(BR)送I/O CCPUBDMACC现行程序 响应中断 现行程序ww.k中断请求w后处理：中断服务程序： 校验、错误检测、停止外设 或再启动及初始化。hd awWC=0现 行 程 序 等 待(AR)送(MAR)； (AR)+1；R/W (BR)送MDR； WC减1；.c omI/OD准备下个数据I/O停止现行程序CPU A 现行程序总线请求.c omDMAC 开始工作启动周期窃取方式的DMA工作流程如下：DMA预处理： 向DMAC送 MM缓冲区 首址； I/O设备 地址； 交换个数； 启动I/OI/OI/O准备 就绪DMA请求数据传送： 响应， 让出一个 MM周期 现行程序hd awB总线请求I/O数据送BR 或(BR)送I/Ow(AR)送 MM(MAR)； (AR)+1；R/W (BR)送MDR； WC减1；准备下 个数据.kw现行程序 ADMA请求就绪 DwI/O数据送BR 或(BR)送I/O CCPUBDMACC现行程序 响应中断 现行程序ww.k中断请求w后处理：中断服务程序： 校验、错误检测、停止外设 或再启动及初始化。hd awWC=0数据传送： 响应， 让出一个 MM周期(AR)送(MAR)； (AR)+1；R/W (BR)送MDR； WC减1；.c omI/OD准备下个数据I/O停止www.k25. 假设某设备向CPU传送信息的 最高频率是40K次/秒，而相应的中断处 理程序其执行时间为40?s，试问该外设 是否可用程序中断方式与主机交换信 息，为什么？ 解：该设备向CPU传送信息的时间 间隔 =1/40K=0.025×103=25?s & 40?s 则：该外设不能用程序中断方式与 主机交换信息，因为其中断处理程序的 执行速度比该外设的交换速度慢。hd aw.c omw举例说明： （输入） 假设初始CPU空闲，则当I/O将第 一个数据放在接口的数据缓冲寄存器中 后，向CPU发第一个中断请求，CPU立 即响应； I/O设备匀速运行， 25?s后，第二 个中断请求到来，CPU正在执行中断程 序接收第一个数据， 40?s时响应； 50?s后，第三个中断请求到来， CPU正在执行中断程序接收第二个数 据，要到80?s时响应； 75?s后，第四个中断请求到来，但 此时第三个中断请求还没有响应，则放 在数据缓冲寄存器中的第三个数据来不 及接收，被第四个数据冲掉；ww.khd aw.c omwww.khd aw26. 设磁盘存储器转速为3000转 /分，分8个扇区，每扇区存储1K字 节，主存与磁盘存储器数据传送的 宽度为16位（即每次传送16位）。 假设一条指令最长执行时间是 25?s，是否可采用一条指令执行结 束时响应DMA请求的方案，为什 么？若不行，应采取什么方案？.c omw解：先算出磁盘传送速度，然后和 指令执行速度进行比较得出结论。 道容量=1KB×8?16 =1K ×8 ×8 ?16 =1K ×4=4K字 数传率=4K字×3000转/分 =4K字×50转/秒 =200K字/秒 一个字的传送时间=1/200K字/秒?5?s 注：在此1K=1024，来自数据块单 位缩写。 由上计算知：5 ?s&&25 ?s，所以不 能采用一条指令执行结束响应DMA请求 的方案，应采取每个CPU机器周期末查 询及响应DMA请求的方案（通常安排 CPU机器周期=MM存取周期）。ww.khd aw.c omw讨论： 扇面、扇段和扇区：扇面指磁盘 分区后形成的扇形区域；扇段指扇面 上一个磁道所对应的弧形区域；扇区 通常用来泛指扇面或扇段。由于磁盘 是沿柱面存取而不是沿扇面存取，因 此习惯上扇区即指扇段，不用特别说 明也不会引起误会。 问题：是否磁盘转一圈读完所有 扇区上的磁道？ 答：应为：磁盘转一圈读完一个 磁道上的所有扇区，然后转到下一盘 面的同一位置磁道接着读(如果文件未 读完的话）。ww.khd aw.c omww27. 试从下面七个方面比较程序查询、 程序中断和DMA三种方式的综合性能。 （1）数据传送依赖软件还是硬件； （2）传送数据的基本单位； （3）并行性； （4）主动性； （5）传输速度； （6）经济性； （7）应用对象。 解：比较如下： （1）程序查询、程序中断方式的数 据传送主要依赖软件，DMA主要依赖硬 件。 （注意：这里指主要的趋势）w.khd aw.c omwww（2）程序查询、程序中断传送 数据的基本单位为字或字节，DMA为 数据块。 （3）程序查询方式传送时， CPU与I/O设备串行工作； 程序中断方式时，CPU与I/O设 备并行工作，现行程序与I/O传送串 行进行； DMA方式时，CPU与I/O设备并 行工作，现行程序与I/O传送并行进 行。.khd aw.c omwww（4）程序查询方式时，CPU主动 查询I/O设备状态； 程序中断及DMA方式时，CPU被 动接受I/O中断请求或DMA请求。 （5）程序中断方式由于软件额外 开销时间比较大，因此传输速度最 慢； 程序查询方式软件额外开销时间 基本没有，因此传输速度比中断快； DMA方式基本由硬件实现传送， 因此速度最快； 注意：程序中断方式虽然CPU运行效.k率比程序查询高，但传输速度却比程 序查询慢。hd aw.c omww（6）程序查询接口硬件结构最简 单，因此最经济； 程序中断接口硬件结构稍微复杂一 些，因此较经济； DMA控制器硬件结构最复杂，因 此成本最高； （7）程序中断方式适用于中、低 速设备的I/O交换； 程序查询方式适用于中、低速实时 处理过程； DMA方式适用于高速设备的I/O交 换；w.khd aw.c omwww.khd aw讨论： 问题1：这里的传送速度指I/O设备 与主存间，还是I/O与CPU之间？ 答：视具体传送方式而定，程序查 询、程序中断为I/O与CPU之间交换， DMA为I/O与主存间交换。 问题2：主动性应以CPU的操作方 式看，而不是以I/O的操作方式看。.c omw30. 什么是多重中断？实现多重中 断的必要条件是什么？ 解：多重中断是指：当CPU执行某 个中断服务程序的过程中，发生了更高 级、更紧迫的事件，CPU暂停现行中断 服务程序的执行，转去处理该事件的中 断，处理完返回现行中断服务程序继续 执行的过程。 实现多重中断的必要条件是：在现 行中断服务期间，中断允许触发器为 1，即开中断。.khd aw.c omww返回 目录w w w习题与题解.k（2）hd aw.c om目 录www.khd aw第三篇 中央处理器（CPU）第六章 计算机的运算方法.c om计算机的运算方法www.khd aw第 六 章.c om1. 最少用几位二进制数即可表示任 一五位长的十进制正整数？www.khd aw解：五位长的十进制正整数中，最 大的数99999满足条件：216（=65536） &（=131072），故最少用17位 二进制数即可表示任一五位长的十进制 正整数。.c om9www.k2. 已知X=0.a1a2a3a4a5a6（ai为0或 1），讨论下列几种情况时ai各取何值。 （1）X & 1/2； （2）X ? 1/8； （3）1/4 ? X & 1/16 解： （1）若要X & 1/2，只要 a1=1，a2~a6不全为0即可（a2 or a3 or a4 or a5 or a6 = 1）； （2）若要X ? 1/8，只要a1~a3不全 为0即可（a1 or a2 or a3 =1）， a4~a6可任 取0或1；hd aw.c omwww3. 设x为整数，[x]补=1， x1x2x3x4x5，若要求 x & -16，试问 x1~x5 应取何值？ 解：若要x & -16，需 x1=0，x2~x5 任 意。（注：负数绝对值大的反而小。）.khd aw（3）若要1/4 ? X & 1/16，只要a1=0，a2 可任取0或1； 当a2=0时，若a3=0，则必须a4=1， 且a5、a6不全为0（a5 or a6=1；若a3=1， 则a4~a6可任取0或1； 当a2=1时， a3~a6可任取0或1。.c om真十进制值hd aw原 码 1.001
01114. 设机器数字长为8位（含1位符号位在内）， 写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下：二进制www-13/64 29/128 100 -87-0.00
0 -101 0111.k.c om反 码 1.110
1000补 码 1.110
1001w[x]补 1.1 0.0 1，00 0，00ww.khd aw[x]原 1.1 0.1110 无 1，00 0，0111 无5. 已知[x]补，求[x]原和x。 [x1]补=1. 1100； [x2]补=1. 1001； [x3]补=0. 1110； [x4]补=1. 0000； [x5]补=1，0101； [x6]补=1，1100； [x7]补=0，0111； [x8]补=1，0000； 解：[x]补与[x]原、x的对应关系如下： x（二进制） x（十进制） -0. -0. +0. -1.11 -11 -11 +7 -10000 -16.c omww6. 设机器数字长为8位（含1位符 号位在内），分整数和小数两种情况 讨论真值x为何值时，[x]补=[x]原成立。 解： 当x为小数时，若x ? 0，则 [x]补=[x]原成立； 若x & 0，则当x= -1/2时， [x]补=[x]原成立。 当x为整数时，若x ? 0，则 [x]补=[x]原成立； 若x & 0，则当x= -64时， [x]补=[x]原成立。w.khd aw.c omw7. 设x为真值，x*为绝对值，说明 [-x*]补=[-x]补能否成立。 解：当x为真值，x*为绝对值时， [-x*]补=[-x]补不能成立。 [-x*]补=[-x]补 的结论只在x&0时成立。当x&0时，由 于[-x*]补是一个负值，而[-x]补是一个正 值，因此此时[-x*]补不等于[-x]补。 8. 讨论若[x]补&[y]补，是否有x&y？ 解：若[x]补&[y]补，不一定有x&y。 [x]补 & [y]补时 x & y的结论只在 x & 0、y & 0，及 x&0、y&0时成立。当x&0、 y&0时，有x&y，但由于负数补码的符 号位为1，则[x]补&[y]补。同样，当x&0、 y &0时，有x & y，但[x]补&[y]补。ww.khd aw.c omwww注意： 1）绝对值小的负数其数值反而大，且 负数的绝对值越小，其补码值越大。因 此， 当x&0、y&0时，若[x]补&[y]补，必 有x&y。 2）补码的符号位和数值位为一体，不 可分开分析。 3）完整的答案应分四种情况分析，但 也可通过充分分析一种不成立的情况获得 正确答案。 4）由于补码0的符号位为0，因此x、 y=0可归纳到&0的一类情况讨论。.khd aw.c om9. 当十六进制数9B和FF分别表示为原码、补码、 反码、移码和无符号数时，所对应的十进制数各为多 少（设机器数采用一位符号位）？ 解：真值和机器数的对应关系如下： 十六 进制 9BH FFH真值二进制 十进制 二进制 十进制hd aw无符 号数 155 255 -27 -100 -0 -127原码 反码-11 011 -0w.k-01 +1111111w注意： 1）9BH、FFH为机器数，本身含符号位。 2）移码符号位与原、补、反码相反，数值同补码。w.c om-101 -1补码 移码+27 +127+0 -00，00…0 0，00…0 0，00…0 1，00…0 1，00…0 0，00…0 1，11…1 1，00…0w结论：补、移码0的表示唯一，原、反码不唯一。 注意：本题不用分析不同编码间的其他特性。 11. 已知机器数字长为4位（其中1位为符号位）， 写出整数定点机和小树定点机中原码、补码和反码的 全部形式，并注明其对应的十进制真值。ww.khd aw真值原码补码.c om反码10. 在整数定点机中，设机器数采用一位符号 位，写出±0的原码、补码、反码和移码，得出什么 结论？ 解：0的机器数形式如下：移码解：机器数与对应的真值形式如下：真值（二进制）真值（十进制）原码整 数ww+111 +110 +101 +100 +011 +010 +001 +000+7 +6 +5 +4 +3 +2 +1 +00，111 0，110 0，101 0，100 0，011 0，010 0，001 0，000hd aww.k.c om反码补码同 原 码同 原 码真值 - -110 -101 -100 -011 -010 -001 -000真值 -8 -7 -6 -5 -4 -3 -2 -1 -0原码（二进制） （十进制）整 数w无 1，111 1，110 1，101 1，100 1，011 1，010 1，001 1，000ww.khd aw.c om反码无 1，000 1，001 1，010 1，011 1，100 1，101 1，110 1，111续表1：补码1，000 1，001 1，010 1，011 1，100 1，101 1，110 1，111 0，000续表2：真值（二进制）真值（十进制）原码0.111 0.110 0.101 0.100 0.011 0.010 0.001 0.000小 数ww+0.111 +0.110 +0.101 +0.100 +0.011 +0.010 +0.001 +0.000+7/8 +3/4 +5/8 +1/2 +3/8 +1/4 +1/8 +0hd aw.c om反码补码w.k同 原 码同 原 码续表3：真值（二进制）真值（十进制）原码 反码无 1.111 1.110 1.101 1.100 1.011 1.010 1.001 1.000小 数w-1.000 -0.111 -0.110 -0.101 -0.100 -0.011 -0.010 -0.001 -0.000-1 -7/8 -3/4 -5/8 -1/2 -3/8 -1/4 -1/8 -0ww.khd aw.c om无 1.000 1.001 1.010 1.011 1.100 1.101 1.110 1.111补码1.000 1.001 1.010 1.011 1.100 1.101 1.110 1.111 0.000hd aw1 4 1 阶码 数符12. 设浮点数格式为：阶符1位、阶码 4位、数符1位、尾数10位。写出51/128、 27/、-86.5所对应的机器数。 要求 （1）阶码和尾数均为原码； （2）阶码和尾数均为补码； （3）阶码为移码，尾数为补码。 （注：题意中应补充规格化数的要求。） 解：据题意画出该浮点数的格式：.k w阶符w注意： 1）正数补码不“变反+1”。 2）机器数末位的0不能省。w.c om10 尾数ww将十进制数转换为二进制： x1=51/128=（0.011 001 1）2 =2-1 ?（0.110 011）2 x2= -27/1024=（-0.000 001 101 1）2 =2-5 ?（-0.110 11）2 x3=7.375=（111.011）2 =23 ?（0.111 011）2 x4= -86.5=（-1 010 110.1）2 =27 ?（-0.101 011 01）2 则以上各数的浮点规格化数为： （1）[x1]浮=1， 011 000 0 （2）[x1]浮=1， 011 000 0 （3）[x1]浮=0， 011 000 0w.khd aw.c om.k w w w（1）[x2]浮=1， 110 000 0 （2）[x2]浮=1， 010 000 0 （3）[x2]浮=0， 010 000 0 （1）[x3]浮=0， 011 000 0 （2）[x3]浮=0， 011 000 0 （3）[x3]浮=1， 011 000 0 （1）[x4]浮=0， 011 010 0 （2）[x4]浮=0， 100 110 0 （3）[x4]浮=1， 100 110 0 注：以上浮点数也可采用如下格式：1 1 数符 阶符hd aw4 阶码此时只要将上述答案中的数符位移 到最前面即可。.c om10 尾数w13. 浮点数格式同上题，当阶码 基值分别取2和16时， （1）说明2和16在浮点数中如何 表示。 （2）基值不同对浮点数什么有 影响？ （3）当阶码和尾数均用补码表 示，且尾数采用规格化形式，给出两 种情况下所能表示的最大正数和非零 最小正数真值。 解：（1）阶码基值不论取何 值，在浮点数中均为隐含表示，即： 2和16不出现在浮点格式中，仅为人 为的约定。ww.khd aw.c omw（2）当基值不同时，对数的表示范围和精度 都有影响。即：在浮点格式不变的情况下，基越 大，可表示的浮点数范围越大，但精度越下降。 （3）r=2时，最大正数的浮点格式为： 0， 111 111 1 其真值为：N+max=215×（1-2-10） 非零最小规格化正数浮点格式为： 1， 000 000 0 其真值为：N+min=2-16×2-1=2-17 r=16时，最大正数的浮点格式为： 0，1 1111 11 其真值为：N+max=1615×（1-2-10） 非零最小规格化正数浮点格式为： 1，1 0000 00 其真值为：N+min=16-16×16-1=16-17ww.khd aw.c omww14. 设浮点数字长为32位，欲表示±6万间的十 进制数，在保证数的最大精度条件下，除阶符、数 符各取一位外，阶码和尾数各取几位？按这样分 配，该浮点数溢出的条件是什么？ 解：若要保证数的最大精度，应取阶的基=2。 若要表示±6万间的十进制数，由于3） & 6万 &6），则：阶码除阶符外还应取5位 （向上取2的幂）。 故：尾数位数=32-1-1-5=25位 按此格式，该浮点数上溢的条件为：阶码?? 32 该浮点数格式如下： 1 5 1 25.k阶 值hd aw数符阶符w.c om尾 数w15. 什么是机器零？若要求全0表示 机器零，浮点数的阶码和尾数应采取什 么机器数形式？ 解：机器零指机器数所表示的零的 形式，它与真值零的区别是：机器零在 数轴上表示为“0”点及其附近的一段区 域，即在计算机中小到机器数的精度达 不到的数均视为“机器零”，而真零对应 数轴上的一点（0点）。若要求用“全0” 表示浮点机器零，则浮点数的阶码应用 移码、尾数用补码表示（此时阶码为最 小阶、尾数为零，而移码的最小码值正 好为“0”，补码的零的形式也为“0”，拼 起来正好为一串0的形式）。ww.khd aw.c omw16. 设机器数字长为16位，写出下列各 种情况下它能表示的数的范围。设机器数 采用一位符号位，答案均用十进制表示。 （1）无符号数； （2）原码表示的定点小数； （3）补码表示的定点小数； （4）补码表示的定点整数； （5）原码表示的定点整数； （6）浮点数的格式为：阶符1位、阶 码5位、数符1位、尾数9位（共16位）。分 别写出其正数和负数的表示范围； （注：加条件：阶原尾原非规格化数。） （7）浮点数格式同（6），机器数采 用补码规格化形式，分别写出其对应的正 数和负数的真值范围。ww.khd aw.c omw解：各种表示方法数据范围如下： （1）无符号整数：0 ~ 216 - 1， 即：0 ~ 65535； （2）原码定点小数： 1 - 2-15 ~ -（1 - 2-15）； （3）补码定点小数：1 - 2-15 ~ - 1 ； （4）补码定点整数：215 - 1 ~ -215， 即：32767 ~ -32768； （5）原码定点整数： 215 - 1 ~ -（215 - 1）， 即：32767 ~ -32767； （6）据题意画出该浮点数格式：1 阶符.k w whd aw5 阶码 1 数符.c om9 尾数w由于题意中未指定该浮点数所采用 的码制，则不同的假设前提会导致不同 的答案，示意如下： 当采用阶原尾原非规格化数时， 最大正数=0，11 111；0.111 111 111 最小正数=1，11 111；0.000 000 001 则正数表示范围为： 231?（1-2-9）~2-31 ?2-9 最大负数=1，11 111；1.000 000 001 最小负数=0，11 111；1.111 111 111 则负数表示范围为： 2-31 ?（-2-9）~ -231 ?（1-2-9） 注：零视为中性数，不在此范围 内。ww.khd aw.c omwww.k（7）当机器数采用补码规格化 形式时，若不考虑隐藏位，则 最大正数=0，11 111；0.111 111 111 最小正数=1，00 000；0.100 000 000 其对应的正数真值范围为： 231?（1-2-9）~2-32 ?2-1 最大负数=1，00 000；1.011 111 111 最小负数=0，11 111；1.000 000 000 其对应的负数真值范围为： -2-32 ?（2-1+2-9）~ 231 ?（-1）hd aw.c omwww注意： 1）应写出可表示范围的上、下限 精确值（用?或?，不要用&或&）。 2）应用十进制2的幂形式分阶、 尾两部分表示，这样可反映出浮点数 的格式特点。括号不要乘开，不要用 十进制小数表示，不直观、不精确且 无意义。 3）原码正、负域对称，补码正、 负域不对称，浮点数阶、尾也如此。 特别要注意浮点负数补码规格化范围。 （满足条件：数符?MSB位=1）.khd aw.c omww17. 设机器数字长为8位（包括一 位符号位），对下列各机器数进行算 术左移一位、两位，算术右移一位、 两位，讨论结果是否正确。 [x1]原=0.001 1010； [x2]原=1.110 1000； [x3]原=1.001 1001； [y1]补=0.101 0100； [y2]补=1.110 1000； [y3]补=1.001 1001； [z1]反=1.010 1111； [z2]反=1.110 1000； [z3]反=1.001 1001。w.khd aw.c om10w解：算术左移一位： [x1]原=0.011 0100；正确 [x2]原=1.101 0000；溢出（丢1）出错 [x3]原=1. 011 0010；正确 [y1]补=0. 010 1000；溢出（丢1）出错 [y2]补=1.101 0000；正确 [y3]补=1.011 0010；溢出（丢0）出错 [z1]反=1. 101 1111；溢出（丢0）出错 [z2]反=1. 101 0001；正确 [z3]反=1.011 0011；溢出（丢0）出错 算术左移两位： [x1]原=0.110 1000；正确 [x2]原=1.010 0000；溢出（丢11）出错 [x3]原=1. 110 0100；正确ww.khd aw.c omw算术左移两位： [y1]补=0. 101 0000；溢出（丢10）出错 [y2]补=1.010 0000；正确 [y3]补=1.110 0100；溢出（丢00）出错 [z1]反=1. 011 1111；溢出（丢01）出错 [z2]反=1. 010 0011；正确 [z3]反=1.110 0111；溢出（丢00）出错 算术右移一位： [x1]原=0.000 1101；正确 [x2]原=1.011 0100；正确 [x3]原=1.000 1100(1)；丢1，产生误差 [y1]补=0.010 1010；正确 [y2]补=1.111 0100；正确 [y3]补=1.100 1100(1)；丢1，产生误差ww.khd aw.c omw算术右移一位： [z1]反=1.101 0111；正确 [z2]反=1.111 0100(0)；丢0，产生误差 [z3]反=1.100 1100；正确 算术右移两位： [x1]原=0.000 0110（10）；产生误差 [x2]原=1.001 1010；正确 [x3]原=1.000 0110（01）；产生误差 [y1]补=0.001 0101；正确 [y2]补=1.111 1010；正确 [y3]补=1.110 0110（01）；产生误差 [z1]反=1.110 1011；正确 [z2]反=1.111 1010（00）；产生误差 [z3]反=1.110 0110（01）；产生误差ww.khd aw.c omww18. 试比较逻辑移位和算术移位。 解：逻辑移位和算术移位的区别： 逻辑移位是对逻辑数或无符号数 进行的移位，其特点是不论左移还是 右移，空出位均补0，移位时不考虑符 号位。 算术移位是对带符号数进行的移 位操作，其关键规则是移位时符号位 保持不变，空出位的补入值与数的正 负、移位方向、采用的码制等有关。 补码或反码右移时具有符号延伸特性。 左移时可能产生溢出错误，右移时可 能丢失精度。w.khd aw.c omwww19. 设机器数字长为8位（含1位符号 位），用补码运算规则计算下列各题。 （1）A=9/64， B=-13/32， 求A+B； （2）A=19/32，B=-17/128，求A-B； （3）A=-3/16，B=9/32， 求A+B； （4）A=-87， B=53， 求A-B； （5）A=115， B=-24， 求A+B。 解： （1）A=9/64=（0.001 0010）2 B= -13/32=（-0.011 0100）2 [A]补=0.001 0010 [B]补=1.100 1100.khd aw.c om[A+B]补= 0. 0 0 1 0 0 1 0 + 1. 1 0 0 1 1 0 0 1. 1 0 1 1 1 1 0 ――无溢出 A+B=（ -0.010 0010）2 = -17/64 （2）A=19/32=（0.100 1100）2 B= -17/128=（-0.001 0001）2 [A]补=0.100 1100 [B]补=1.110 1111 [-B]补=0.001 0001 [A-B]补= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1 ――无溢出 A-B=（0.101 1101）2 = 93/128www.khd aw.c omw（4）A= -87=（-101 0111）2 B=53=（110 101）2 [A]补=1，010 1001 [B]补=0，011 0101 [-B]补=1，100 1011ww.khd aw（3）A= -3/16=（-0.001 1000）2 B=9/32=（0.010 0100）2 [A]补=1.110 1000 [B]补= 0.010 0100 [A+B]补= 1. 1 1 0 1 0 0 0 + 0. 0 1 0 0 1 0 0 0. 0 0 0 1 1 0 0 ―― 无溢出 A+B=（0.000 1100）2 = 3/32.c omw[A-B]补= 1，0 1 0 1 0 0 1 + 1，1 0 0 1 0 1 1 0，1 1 1 0 1 0 0 ―― 溢出 A-B=（-1，000 1100）2 = -140 （5）A=115=（111 0011）2 B= -24=（-11 000）2 [A]补=0，111 0011 [B]补=1，110 1000 [A+B]补= 0，1 1 1 0 0 1 1 + 1，1 1 0 1 0 0 0 0，1 0 1 1 0 1 1――无溢出 A+B=（101 1011）2 = 91 注意：1、单符号位运算要用单符号位的判 断方法判溢出； 2、结果的真值形式上要和原始数据一致。ww.khd aw.c omw20. 用原码一位乘、两位乘和补码一 位乘（Booth算法）、两位乘计算x?y。 （1）x= 0.110 111，y= -0.101 110； （2）x= -0.010 111，y= -0.010 101； （3）x= 19， y= 35； （4）x= 0.110 11， y= -0.111 01。 解：先将数据转换成所需的机器数， 然后计算，最后结果转换成真值。 （1）[x]原=x=0.110111，[y]原=1.101110 x*=0.110111， y*=0.=0，y0=1，z0=x0 ? y0=0 ? 1=1 x*×y*=0.100 111 100 010 [x×y]原=1.100 111 100 010 x?y= -0. 100 111 100 010ww.khd aw.c om?1 + ?1 + ?1 + ?1 ?1 + ?1w部分积 0.000 000 0.000 000 0.110 111 0.110 111 0.011 011 0.110 111 1.010 010 0.101 001 0.110 111 1.100 000 0.110 000 0.011 000 0.110 111 1.001 111 0.100 111乘数y* .1 0 1 1 1 0 ―― +0 0.1 0 1 1 1 ―― +x* 1 0.1 0 1 1 ―― +x*.kwwhd aw0 0 0 0 1 0 1 0 00 1 0 . 1 0 1 ―― +x* 0 . 1 0 ―― +0 1 0 . 1 ―― x* 0 1 0.c om原码一位乘：www.khd aw（2） x= -0.010111， y= -0.010101 [x]原=1.010111， [y]原=1.010101 x*=0. 010111 ， y*=0. =1，y0=1，z0=x0 ? y0=1 ? 1=0 x*×y*=0.000 111 100 011 [x×y]原=0.000 111 100 011 x?y= 0. 000 111 100 011 运算过程如下：.c omw原码一位乘： 部分积 0.000 000 + 0.010 111 0.010 111 ?1 0 . 0 0 1 0 1 1 ?1 0 . 0 0 0 1 0 1 + 0.010 111 0.011 100 ?1 0 . 0 0 1 1 1 0 ?1 0 . 0 0 0 1 1 1 + 0.010 111 0.011 110 ?1 0 . 0 0 1 1 1 1 ?1 0 . 0 0 0 1 1 1乘数y* . 0 1 0 1 0 1 ―― +x* 1.0 1 1 1.0 0 1 0 ―― +0 1 0 1 ―― +x*ww.khd aw0 0 0 1 0 00 1 1 . 0 1 0 ―― +0 0 0 1 1 . 0 1 ―― +x* 1 1 . 0 ―― +0 0 1 1.c omwww.khd aw（3） x= 19， y= 35 x=（10 011）2，y=（100 011）2 x*= [x]原= 0，010 011 y*= [y]原= 0，100 011 x0=0，y0=0，z0=x0 ? y0=0 ? 0=0 x?y= x*×y*= [x×y]原 = 0，001 010 011 001 = （665）10 运算过程如下：.c omw原码一位乘： 部分积 0，0 0 0 0 0 0 + 0，0 1 0 0 1 1 0，0 1 0 0 1 1 ?1 0，0 0 1 0 0 1 + 0，0 1 0 0 1 1 0，0 1 1 1 0 0 ?1 0，0 0 1 1 1 0 ?1 0，0 0 0 1 1 1 ?1 0，0 0 0 0 1 1 ?1 0，0 0 0 0 0 1 + 0，0 1 0 0 1 1 0，0 1 0 1 0 0 ?1 0，0 0 1 0 1 0乘数y* 1 0 0 0 1 1 ―― +x* 1 1 0 0 0 1 1 1 0 0 1 0 0 1 ―― +x* 0 1 1 0 0 0 1 1 0 ―― +0 0 ―― +0 0 ―― +0 1 ―― +x*ww.khd aw1 1 0 0 0 1 1.c om0 0 1www.khd aw（4） x= 0. 110 11， y= -0.111 01 x*= [x]原= 0. 110 11 [y]原=1.111 01，y*=0. 111 01 x0=0，y0=1，z0=x0 ? y0=0 ? 1=1 x*×y*=0.110 000 111 1 [x×y]原=1.110 000 111 1 x?y= -0. 110 000 111 1 运算过程如下：.c om+ ?1 ?1 + ?1 + ?1 + ?1w0.000 0.110 0.110 0.011 0.001 0.110 1.000 0.100 0.110 1.010 0.101 0.110 1.100 0.11000 11 11 01 10 11 01 00 11 11 01 11 00 00.1 1 1 1.1 1 1 1.1.kwwhd aw1 1 1 0 1 11 1 1 . 1 1 ―― +x* 1 . 1 ―― +x* 1 1.c om0 1 ―― +x* 1 0 ―― +0 1 1 ―― +x*原码一位乘：部分积乘数y*w21. 用原码加减交替法和补码加减交 替法计算x÷y。 （1）x=0.100111，y=0.101011； （2）x=-0.10101， y=0.11011； （3）x=0.10100， y= -0.10001； （4）x=13/32， y= -27/32。 解： （1）x*=[x]原=x= 0.100 111 y*=[y]原=y= 0.101 011 [-y*]补=1.010 101 q0=x0?y0=0 ?0=0 x?y=x*?y*=[x?y]原=0.111 010 r*=0.000 010×2-6=0.000 000 000 010 计算过程如下：ww.khd aw.c om原码加减交替除法：+ 1? + 1? + 1? + 被除数（余数） 0.100 111 1.010 101 1.111 100 1.111 000 0.101 011 0.100 011 1.000 110 1.010 101 0.011 011 0.110 110 1.010 101 0.001 011商 0.000 000 试减，+[-y*]补 0. r&0，+y*w.kwwhd aw0.1 r&0， +[-y*]补 0.1 1 r&0， +[-y*]补.c om续： 1? + 1? + 1? + +ww被除数（余数） 商 0.010 110 0.111 1.010 101 r&0， +[-y*]补 1.101 011 1.010 110 0.1 1 1 0 0.101 011 r&0，+y* 0.000 001 0.000 010 0.1 1 1 0 1 1.010 101 r&0， +[-y*]补 1 . 0 1 0 1 1 1 1? 0.1 1 1 0 1 0 0.101 011 r&0，+y*（恢复余数） 0.000 010w.khd aw.c omwww（2）x= -0.101 01，y=0.110 11 [x]原=1.101 01 x*= 0.101 01 y* = [y]原 = y = 0.110 11 [-y*]补= 1.001 01 q0 = x0 ? y0 = 1 ? 0 = 1 x*?y*= 0.110 00 [x?y]原=1.110 00 x?y = -0.110 00 r*=0.110 00×2-5 =0.000 001 100 0 计算过程如下：.khd aw.c om原码加减交替除法：+ 1? + 1? + 1? +w被除数（余数） 商 0.101 01 0.000 00 1.001 01 试减，+[-y*]补 1.110 10 1.101 00 0. 0.110 11 r&0，+y* 0.011 11 0.111 10 0.1 1.001 01 r&0， +[-y*]补 0.000 11 0.001 10 0.1 1 1.001 01 r&0， +[-y*]补 1.010 11ww.khd aw.c om续： 1? + 1? + +www.k被除数（余数） 商 0.101 10 0.110 0.110 11 r&0， +y* 1.100 01 1.000 10 0.1 1 0 0 0.110 11 r&0，+y* 1.111 01 1? 0.1 1 0 0 0 0.110 11 r&0， +y*（恢复余数） 0.110 00hd aw.c omwww.k（3）x= 0.101 00，y= -0.100 01 x*= [x]原= x=0.101 00 [y]原 = 1.100 01 y* = 0.100 01 q 0 = x0 ? y0 = 0 ? 1 = 1 x*?y*= 1.001 01 ―― 溢出 [x?y]原：无定义 x?y = -1.001 01 r*=0.010 11×2-5 =0.000 000 101 1 计算过程如下：hd aw.c om原码加减交替除法：+ 1? + 1? + 1? +w被除数（余数） 商 0.101 00 0.000 00 1.011 11 试减，+[-y*]补 0.000 11 注：溢出， 可停止运算， 0.001 10 1. 1.011 11 r&0， +[-y*]补 转溢出处理。 1.101 01 1.010 10 1.0 0.100 01 r&0， +y* 1.110 11 1.101 10 1.0 0 0.100 01 r&0， +y* 0.001 11ww.khd aw.c om续：ww被除数（余数） 商 1? 0 . 0 1 1 1 0 1.001 + 1.011 11 r&0， +[-y*]补 1.111 01 1? 1 . 1 1 0 1 0 1.0 0 1 0 + 0.100 01 r&0，+y* 0.010 11 1? 1.0 0 1 0 1 r&0， 结束 注：当x*&y*时产生溢出，这种情况在第一步运 算后判断r的正负时就可发现。此时数值位占领小数 点左边的1位，原码无定义，但算法本身仍可正常运 行。w.khd aw.c omwww（4）x=13/32=（0.011 01）2 y= -27/32=（-0.110 11）2 x*= [x]原= x=0. 011 01 [y]原 = 1.110 11 y* = 0.110 11 q 0 = x0 ? y0 = 0 ? 1 = 1 x*?y*= 0.011 11 [x?y]原=1.011 11 x?y =（-0.011 11）2 = -15/32 r*=0.010 11×2-5 =0.000 000 101 1.khd aw.c om原码加减交替除法：+ 1? + 1? + 1? +w被除数（余数） 商 0.011 01 0.000 00 1.001 01 试减，+[-y*]补 1.100 10 1.001 00 0. 0.110 11 r&0， +y* 1.111 11 1.111 10 0.0 0.110 11 r&0， +y* 0.110 01 1.100 10 0.0 1 1.001 01 r&0， +[-y*]补 0.101 11ww.khd aw.c om续： 1? + 1? +www.k被除数（余数） 商 1.011 10 0.011 1.001 01 r&0， +[-y*]补 0.100 11 1.001 10 0.0 1 1 1 1.001 01 r&0， +[-y*]补 0.010 11 1? 0.0 1 1 1 1 r&0， 结束hd aw.c omww22. 设机器字长为16位（含1位符号 位），若一次移位需1?s，一次加法需1 ?s，试问原码一位乘、补码一位乘、原 码加减交替除法和补码加减交替除法各 最多需多少时间？ 解：原码一位乘最多需时= =1?s×15（加）+ 1?s×15（移位） =30?s 补码一位乘最多需时= =1?s×16+1?s×15=31?s 原码加减交替除最多需时= =1?s×（16+1）+1?s×15=32?s 补码加减交替除最多需时= =1?s×（16+1）+1?s×15=32?sw.khd aw.c omwww23. 对于尾数为40位的浮点数（不 包括符号位在内），若采用不同的机 器数表示，试问当尾数左规或右规 时，最多移位次数各为多少？ 解：对于尾数为40位的浮点数， 若采用原码表示，当尾数左规时，最 多移位39次；反码表示时情况同原 码；若采用补码表示，当尾数左规 时，正数最多移位39次，同原码；负 数最多移位40次。当尾数右规时，不 论采用何种码制，均只需右移1次。.khd aw.c om11ww24. 按机器补码浮点运算步骤，计 算[x±y]补 （1）x=2-011× 0.101 100， y=2-010×（-0.011 100）； （2）x=2-011×（-0.100 010）， y=2-010×（-0.011 111）； （3）x=2101×（-0.100 101）， y=2100×（-0.001 111)。 解：先将x、y转换成机器数形式： （1）[x]补=1，101；0.101 100 [y]补=1，110；1.100 100 注：为简单起见，源操作数可直 接写成浮点格式，不必规格化。w.khd aw.c omw1）对阶： [?E]补=[Ex]补+[-Ey]补 =11，101+00，010=11，111 [?E]补&0，应Ex向Ey对齐，则： [Ex]补+1=11，101+00，001 =11，110 [?E]补+1=11，111+00，001 =00，000=0 至此， Ex=Ey，对毕。 [x]补=1，110；0.010 110 2）尾数运算： [Mx]补+[My]补= 0 0 . 0 1 0 1 1 0 + 11.100 100 11.111 010ww.khd aw.c omww[Mx]补+[-My]补= 0 0 . 0 1 0 1 1 0 + 00.011 100 00.110 010 3）结果规格化： [x+y]补=11，110；11.111 010 =11，011；11.010 000 （左规3次，阶码减3，尾数左移3位） [x-y]补=11，110；00.110 010 已是规格化数。 4）舍入：无 5）溢出：无 则：x+y=2-101×（-0.110 000） x-y =2-010×0.110 010w.khd aw.c omw（2）x=2-011×（-0.100010） y=2-010×（-0.011111） [x]补=1，101；1.011 110 [y]补=1，110；1.100 001 1）对阶： 过程同1），则 [x]补=1，110；1.101 111 2）尾数运算： [Mx]补+[My]补= 1 1 . 1 0 1 + 11.100 11.010 [Mx]补+[-My]补= 1 1 . 1 0 1 + 00.011 00.001hd awww.k.c om111 001 000 111 111 110www.k3）结果规格化： [x+y]补=11，110；11.010 000 已是规格化数。 [x-y]补=11，110；00.001 110 =11，100；00.111 000 （左规2次，阶码减2，尾数左移2位） 4）舍入：无 5）溢出：无 则：x+y=2-010×（-0.110 000） x-y =2-100× 0.111 000hd aw.c omw（3）x=2101×（-0.100 101） y=2100×（-0.001 111） [x]补=0，101；1.011 011 [y]补=0，100；1.110 001 1）对阶： [?E]补=[Ex]补+[-Ey]补 =00，101+11，100=00，001 [?E]补&0，应Ey向Ex对齐，则： [Ey]补+1=00，100+00，001 =00，101 [?E]补+[-1]补=00，001+11，111 =00，000=0 至此， Ey=Ex，对毕。 [y]补=0，101；1.111 000（1）ww.khd aw.c omww2）尾数运算： [Mx]补+[My]补= 1 1 . 0 1 1 0 1 1 + 1 1 . 1 1 1 0 0 0（1） 1 1 . 0 1 0 0 1 1（1） [Mx]补+[-My]补= 1 1 . 0 1 1 0 1 1 + 0 0 . 0 0 0 1 1 1（1） 1 1 . 1 0 0 0 1 0（1） 3）结果规格化： [x+y]补=00，101；11.010 011（1） 已是规格化数。 [x-y]补=00，101；11.100 010（1） =00，100；11.000 101 （左规1次，阶码减1，尾数左移1位）w.khd aw.c omwww.khd aw4）舍入： [x+y]补=00，101；11.010 011（舍） [x-y]补不变。 5）溢出：无 则：x+y=2101×（-0.101 101） x-y =2100×（-0.111 011）.c omw25、假设阶码取3位，尾数取6位 （均不包括符号位），计算下列各题。 （1）[25×(11/16)]+[24×(-9/16)] （2）[2-3×(13/16)]-[2-4×(-5/8)] （3）[23×(13/16)]×[24×(-9/16)] （4）[26×(-11/16)]÷[23×(-15/16)] （5）[23×(-1)] ×[2-2×57/64] （6）[2-6×(-1)]÷[27×(-1/2)] （7）3. （8）14.75-2.4375 解：设机器数采用阶补尾补形式： （1）x= 25×(11/16)= 100 y= 24×(-9/16)=2100×(-0.100100)则： [x]阶补尾补=00，101；00.101100 [y]阶补尾补=00，100；11.011100ww.khd aw.c omw1）对阶： [?E]补=[Ex]补+[-Ey]补 =00，101+11，100=00，001 [?E]补&0，应Ey向Ex对齐，则： [Ey]补+1=00，100+00，001=00，101 [?E]补+[-1]补=00，001+11，111=0 至此， Ey=Ex，对毕。 [y]补=00，101；11.）尾数运算： [Mx]补+[My]补= 0 0 . 1 0 1 1 0 0 + 11..）结果规格化：左规1位 [x+y]补=00，101；00.011 010 =00，100；00.110 100ww.khd aw.c om4）舍入：不需舍入。 5）溢出：无 则：x+y=2100×（0.110 100） =24×（13/16）w（2）[2-3×(13/16)]-[2-4×(-5/8)] x= 2-3×(13/16)= 2-011×0.110 100 y= 2-4×(-5/8)=2-100×(-0.101000) [x]阶补尾补=11，101；00.110100 [y]阶补尾补=11，100；11.）对阶： [?E]补=[Ex]补+[-Ey]补 =11，101+00，100=00，001 [?E]补&0，应Ey向Ex对齐，则：ww.khd aw.c omw[Ey]补+1=11，100+00，001=11，101 [?E]补+[-1]补=00，001+11，111=0 至此， Ey=Ex，对毕。 [y]补=11，101；11.）尾数运算： [Mx]补+[-My]补= 0 0 . 1 1 0 1 0 0 + 00..）结果规格化：右规 [x-y]补=11，101；01.001 000 =11，110；00.100 100 4）舍入：不需舍入。 5）溢出：无 则：x-y=2-010×（0.100 100） =2-2×（9/16）ww.khd aw.c omw（3）[23×(13/16)]×[24×(-9/16)] x= 23×(13/16)=2011×（0.110 100） y= 24×(-9/16)=2100×（-0.100 100） [x]阶补尾补=00，011；0.110 100 [y]阶补尾补=00，100；1.011 100 1）阶码相加： [Ex]补+[Ey]补=00，011+ 00，100 =00，111（无溢出） 2）尾数相乘： 补码两位乘比较法，见下页。 [Mx × My]补=11.100 010（110 000 00） 3）结果规格化：左规1位。 [x×y]补=0，111；1.100 010(110 000 00) =0，110；1.000 101(100 000 0)ww.khd aw.c omw2）尾数相乘： （补码两位乘比较法） 部分积 乘数 000.000 000 11.0 1 1 + 000.000 000 000.000 000 ?2 0 0 0 . 0 0 0 0 0 0 0 0 1 1 .0 + 111.001 100 111.001 100 ?2 1 1 1 . 1 1 0 0 1 1 00 0 0 1 + 001.101 000 001.011 011 ?2 0 0 0 . 0 1 0 1 1 0 11 0 0 0 + 111.001 100 111.100 010 11 0 0 0hd aww.kw.c omyn+1 1 0 0 0 +[-0]补1 1 1 0 +[-x]补 1.0 1 1 +[2x]补 0 1 1 .0 +[-x]补 0 0 0(清0)w（4） [26×(-11/16)]÷[23×(-15/16)] x= 26×(-11/16)=2110×（-0.101 100） y= 23×(-15/16)=2011×（-0.111 100） [x]阶补尾补=00，110；1.010 100 [y]阶补尾补=00，011；1.000 100 1）阶码相减： [Ex]补+[-Ey]补=00，110+ 11，101 =00，011（无溢出）ww.khd aw4）舍入：设采用0舍1入法，应舍： [x×y]阶补尾补=0，110；1.000 101 5）溢出：无 x×y=2110×（-0.111 011） = 26×（-59/64）.c omw2）尾数相除： （补码加减交替除法） 被除数（余数） 商 11.010 100 0.000 000 试减， + 00.111 100 Mx、My同号，+[-My]补 00.010 000 1? 0 0 . 1 0 0 0 0 0 0. + 11.000 100 r、My异号，+[My]补 11.100 100 1? 1 1 . 0 0 1 0 0 0 0.1 + 00.111 100 r、My同号， +[-My]补 00.000 100 1? 0 0 . 0 0 1 0 0 0 0.1 0 + 11.000 100 r、My异号， +[My]补 11.001 100ww.khd aw.c om续： 1? +w被除数（余数） 商 10.011 000 0.101 00.111 100 r、My同号， +[-My]补 11.010 100 1? 1 0 . 1 0 1 0 0 0 0.1 0 1 1 + 00.111 100 r、My同号，+[-My]补 11.100 100 1? 1 1 . 0 0 1 0 0 0 0.1 0 1 1 1 + 00.111 100 r、My异号， +[-My]补 0 0 . 0 0 0 1 0 0 1? 0.1 0 1 1 1 1 ―― 恒置1 + 11.000 100 r、Mx异号，（恢复余数） 11.001 000 且r、My异号， +[My]补 [Mx?My]补= 0.101 111， [r]补=1.001 000 r= -0 .111 000 ? 2-6 =-0.000 000 111 000ww.khd aw.c omw27. 设浮点数阶码取3位，尾数取6位 （均不包括符号位），要求阶码用补码 运算，尾数用原码运算，计算x?y，且结 果保留1倍字长。 （1）x=2-100× 0.101101， y=2-011×（-0.110101）； （2）x=2-011×（-0.100111）， y=2101×（-0.101011）。 解：先将x、y转换成机器数形式： （1）采用阶补尾原格式计算： [x]阶补尾原=1，100；0.101 101 [y]阶补尾原=1，101；1.110 101 1）阶码相加： [Ex]补+[Ey]补=11，100+11，101 =11，001（无溢出）ww.khd aw.c om+ ?1 ?1 + ?1 ?1 + ?1 + ?1w部分积 0.000 000 0.101 101 0.101 101 0.010 110 0.001 011 0.101 101 0.111 000 0.011 100 0.001 110 0.101 101 0.111 011 0.011 101 0.101 101 1.001 010 0.100 101乘数y* .1 1 0 1 0 1 ―― +x*w.k1 0 0 0 1 0 0 1 . 1 ―― +x* 0 0 1whd aw1.1 1 0 1.10 0 1 . 1 1 0 ―― +0 0 0 0 1 . 1 1 ―― +x*.c om0 1 0 ―― +0 1 0 1 ―― +x*原码一位乘：w（2）x=2-011×（-0.100 111） y=2101×（-0.101 011） 采用阶补尾原格式计算： [x]阶补尾原=1，101；1.100 111 [y]阶补尾原=0，101；1.101 011 1）阶码相加： [Ex]补+[Ey]补=11，101+ 00，101 =00，010（无溢出）ww.khd aw[Mx × My]原=1.100 101（010 001） 3）结果规格化：已是规格化数。 4）舍入：设采用0舍1入法，应舍： [x×y]阶补尾原=1，001；1.100 101 5）溢出：无 x×y=2-111×（-0.100 101）.c om+ ?1 + ?1 ?1 + ?1 ?1 + ?1w部分积 0.000 000 0.100 111 0.100 111 0.010 011 0.100 111 0.111 010 0.011 101 0.001 110 0.100 111 0.110 101 0.011 010 0.001 101 0.100 111 0.110 100 0.011 010乘数y* .1 0 1 0 1 1 ―― +x*.kwwhd aw1 0 1 1 0 1 0 0 11.1 00 1.1 0 1 0 ―― +0 1 0 1 . 1 0 1 ―― +x* 1 . 1 0 ―― +0 0 1 . 1 ―― +x* 1 0 1.c om1 0 1 ―― +x*原码一位乘：www.k[Mx × My]原=0.011 010（001 101） 3）结果规格化： [x×y]阶补尾原= = 0，010；0.011 010（001 101） = 0，001；0.110 100（011 01） 4）舍入：设采用0舍1入法，应舍： [x×y]阶补尾原=0，001；0. 110 100 5）溢出：无 x×y= 100hd aw.c omw28. 机器数格式同上题，要求阶码 用补码运算，尾数用原码运算，计算 x÷y。 （1）x=2101× 0.100111， y=2011×（-0.101011）； （2）x=2110×（-0.101101）， y=2011×（-0.111100）。 解：先将x、y转换成机器数形式： （1）采用阶补尾原形式： [x]阶补尾原=0，101；0.100 111 [y]阶补尾原=0，011；1.101 011 1）阶码相减： [Ex]补+[-Ey]补=00，101+11，101 =00，010（无溢出）ww.khd aw.c omw2）尾数相除： （原码加减交替除法） 被除数（余数） 商 00.100 111 0.000 000 试减， + 11.010 101 +[-My*]补 11.111 100 1? 1 1 . 1 1 1 0 0 0 0. + 00.101 011 r?0，+My* 00.100 011 1? 0 1 . 0 0 0 1 1 0 0.1 + 11.010 101 r?0， +[-My*]补 00.011 011 1? 0 0 . 1 1 0 1 1 0 0.1 1 + 11.010 101 r?0， +[-My*]补 00.001 011ww.khd aw.c om续： 1? +w被除数（余数） 商 00.010 110 0.111 11.010 101 r?0， +[-My*]补 11.101 011 1? 1 1 . 0 1 0 1 1 0 0.1 1 1 0 + 00.101 011 r ?0，+My* 00.000 001 1? 0 0 . 0 0 0 0 1 0 0.1 1 1 0 1 + 11.010 101 r ?0， +[-My*]补 1 1 . 0 1 0 1 1 1 1? 0.1 1 1 0 1 0 + 00.101 011 r ?0 ，恢复余数，+My* 00.000 010 [Mx?My]原= 1.111 010 r*= 0 .000 010 ? 2-6 =0.000 000 000 010ww.khd aw.c omw（2）x=2110×（-0.101 101） y=2011×（-0.111 100） 采用阶补尾原形式： [x]阶补尾原=0，110；1.101 101 [y]阶补尾原=0，011；1.111 100 1）阶码相减： [Ex]补+[-Ey]补=00，110+11，101 =00，011（无溢出）ww.khd aw3）结果规格化：已是规格化数。 4）舍入：无 5）溢出：无 [x?y]阶补尾原=0，010；1.111 010 x ? y=2010×（-0.111 010）.c omw2）尾数相除： （原码加减交替除法） 被除数（余数） 商 00.101 101 0.000 000 试减， + 11.000 100 +[-My*]补 11.110 001 1? 1 1 . 1 0 0 0 1 0 0. + 00.111 100 r ?0，+My* 00.011 110 1? 0 0 . 1 1 1 1 0 0 0.1 + 11.000 100 r ?0， +[-My*]补 00.000 000 1? 0 0 . 0 0 0 0 0 0 0.1 1 + 11.000 100 r ?0， +[-My*]补 11.000 100ww.khd aw.c omw被除数（余数） 商 10.001 000 0.110 00.111 100 r ?0，+My* 11.000 100 1? 1 0 . 0 0 1 0 0 0 0.1 1 0 0 + 00.111 100 r ?0，+My* 11.000 100 1? 1 0 . 0 0 1 0 0 0 0.1 1 0 0 0 + 00.111 100 r ?0，+My* 1 1 . 0 0 0 1 0 0 1? 0.1 1 0 0 0 0 + 00.111 100 r ?0，恢复余数，+My* 00.000 000 [Mx?My]原= 0.110 000， r= -0.000 000?2-6 = -0.000 000 000 000续： 1? +ww.khd aw.c omwww29. 设机器字长为32位，用与非门和与 或非门设计一个并行加法器（假设与 非门的延迟时间为30ns，与或非门的 延迟时间为45ns），要求完成32位加 法时间不得超过0.6?s。画出进位链及 加法器逻辑框图。.khd aw3）结果规}