CPU 的摩尔定律是不是因为 10 纳米的限制已经失效了？10 纳米之后怎么办？
【今年刚过去的4月19日是摩尔定律50周年，展望未来的50年，这个话题的讨论也变得更有意义】【多图预警】【黑科技出没】最终更新完毕，断断续续花了一整个长假的时间，第一次厚颜求赞，哈哈。4-24更新的IEEE Spectrum做的摩尔本人及Carver Mead专访部分在文章的最后。正好有相关的作业，整理了来答一下。正好有相关的作业，整理了来答一下。从1958年Jack Kilby发明的第一个只包含一个双极性晶体管、三个电阻和一个电容的集成电路到现如今动辄十亿个晶体管的处理器芯片，短短五十几年的时间集成电路产业以历史上前所未有的节奏飞速发展。2014年，半导体生产商共生产制造了250 quintillion（十亿个十亿，十的18次方，短极差）个晶体管，也就是说去年一年中，平均每秒生产出8 trillion（短极差，万亿）个晶体管。更重要的是作为目前人类最尖端的科技成果之一，各种各样的集成电路不停地升级降价、再升级再降价从而以相对低廉的价格让这项成果为普罗大众所共同享有。这一产业著名的经验法则摩尔定律也因此为大家所熟知。曾听过一个不恰当的比方：如果汽车工业也是按照半导体产业的玩法，不妨想象一下您可以用多么低廉的价格购买到性能神到飞起的汽车。摩尔定律以平均每年46%的“成长”速率往前推进，而洲际旅行的速度从1900年大型远洋轮船的35公里每小时左右，上升至1958年波音707的885公里每小时，平均涨幅为每年5.6％。但在之后很长一段时间里巡航速度基本上保持不变，波音787只比707快了几个百分点。从1973年到2014年，美国新乘用车（即使在排除SUV和皮卡之后）的燃料转换效率每年仅提升2.5％，从13.5升到37英里每加仑（即油耗从17.4升每百公里降到6.4升每百公里）。昨天给家里买电脑选什么奔腾赛扬的感觉还在眼前，今天新买到的手机上就已经是4核8核傻傻分不清楚了，这是多美好的时代啊！但是现在问题来了，飞速的发展在看得到的未来就要触碰到物理极限了，10 纳米之后怎么办？！先宽宽心，三星总裁在刚刚二月份的ISSCC上发表主题演讲表示：直到5nm不会有根本性困难。那5nm之后怎么办？而即使是5nm以上的制程现在真的可以这么淡定？下面从三个大的方面比较系统地来介绍下“怎么办”： “More Moore”、”“More than Moore”、“Beyond CMOS”（个人作图仅供参考，如有错误敬请指正）（个人作图仅供参考，如有错误敬请指正）那为什么会这样分成三个大的方向？用这张图就能更好的理解:“More Moore”做的是想办法沿着摩尔定律的道路继续往前推进。“More than Moore”做的是发展在之前摩尔定律演进过程中所未开发的部分。“Beyond CMOS”做的是发明在硅基CMOS遇到物理极限时所能倚重的新型器件。一、More Moore“More Moore”延续CMOS的整体思路，在器件结构、沟道材料、连接导线、高介质金属栅、架构系统、制造工艺等等方面进行创新研发，沿着摩尔定律一路scaling（每两年左右，晶体管的数目翻倍）。有一个粗略的估算公式CMOS scaling rule：To enter the next generation node,L是特征尺寸（就是22nm,14nm,10nm等等），P是相应的能耗，是传播延时。通过这个公式可以大致推出之后几代制程的性能参数和Roadmap（roadmap就是大致哪一年做到22nm，哪一年做到10nm，哪一年做到7nm的规划，如下图）。关于这部分内容，上面 关于这部分内容，上面 和
写得很好，还有
学长在另一个问题下的回答也很棒，请大家参考。“More Moore”的挑战在于：无法承受的能耗密度原子尺度的尺寸——物理限制制程、器件的不稳定性和偏差比例缩小并没有带来实质的性能提升（每次乘0.7或，后面得到的值之间的差越来越小）高昂的研发和制造成本二、More than Moore“More than Moore”侧重于功能的多样化，是由应用需求驱动的。之前集成电路产业一直延续摩尔定律而飞速发展，满足了同时期人们对计算、存储的渴望与需求。大众一提到芯片想到的就是CPU、显卡、英特尔、英伟达、高通，也可能会觉得德州仪器这样名字的“山东某设备制造“公司应该和芯片没什么关系吧（纯吐槽）。但是这个世界不是光光只有处理器啊！像下图所示，一个系统（比如您的手机芯片组）还有很多其他部分的功能模块，这些橙色的部分还大有文章可做。首先，像上上张有横纵坐标的图所显示的那样，摩尔定律（主要是数字电路和存储电路）切下了版图的一角却也留下了很大一块的空白。那些“空白”部分（比如模电以及后来兴起的微机电等等）并不是把MOS FET作为单纯的开关来用，也因此和数字电路不停地scaling的玩法不同，当这边看上去快要玩完的时候那边说不定还想大干一场呢。其次，这些非数字的功能模块还有不少停留在PCB板级系统层面，还有很大的空间和潜力用比如3D IC等的技术向封装层面（System in a Package(SiP)） 或是单芯片层面(System on a chip（SoC)）发展。更直观地理解更高集成度的好处可以参考最新发布的MacBook的主板：最后，也是最重要的，随着时代的发展，人们对物联网、生医电子等等产业的期待和需求越来越大，也就是说，消费者除了对计算、存储功能还对传输、感测、智能化等功能的要求越来越高。这意味着什么，这意味着商机啊，意味着大笔大笔的钱啊。比如THz IC：现在大家常讲的几G几G，Tera是Giga的一千倍啊，是不是很快！Wireless power transmission：无线充电啊，其实现在IC级的无线充电从工业界商用的角度来讲效率还不算高，传输距离也还有很大的限制，还有很大的发展空间啊，
如果一款手机只要在有类似WiFi的地方就能自己充电你是不是会马上冲出去买买买！Power converter for energy harvesting：不仅无线充电啊，芯片还能自己从周围环境吸收能量啊，
是不是吊炸天！生医电子就不用讲了，神马吹口气就能测癌症的芯片啦、一滴血就能检艾滋的芯片啦、会放电刺激你大脑的芯片啦、能在你血管里游来游去的微机电啦！（这方面还有很多很有意思的生医芯片，有机会再在知乎上给大家详细介绍）等等等，这些例子都不是科幻想象，都是有被具体流片实现验证的呐！但是为毛我作为消费者还没有接触到！炸裂！因为啊，相对来说，这些技术或者还不够成熟、或者制造成本过高、或者仍不适合大量生产，还有很大的开发空间，还需要很大的研发投入。所以，业界学界就有很多人提出，别整天快到头啦快到头了的，我们来玩More than Moore好不好，我们继续赚大钱好不好（切，大钱怎么会给你们硬件挣，都在人家互联网公司好不好（纯吐槽，羡慕嫉妒没有恨））。上面介绍的“More than Moore”其实和去年台积电张忠谋董事长就“下一个发展”所发表的观点是一致的。上面介绍的“More than Moore”其实和去年台积电张忠谋董事长就“下一个发展”所发表的观点是一致的。张忠谋说，摩尔定律分析，半导体经过数十年的发展就差不多“要死了”，就算还可以苟延残喘个5、6年，难道接下来就没有事情做了吗？为半导体产业把脉，张忠谋提出3个发展方向，首先摩尔定律下包括射频、输入输出控制等不需要高阶制程的产品可以放在同一封装上，另外发展高阶技术的产品，能将相同制程的不同产品一起封装的先进封装技术，让一颗芯片能整合更多功能，更可以节省空间。　　第二，物联网有机会用到不同的传感器，去执行测量温度、侦测环境、感应人体血压等功能，半导体公司也要必须跟上脚步，掌握这些技术。　　最后，他认为未来的产品须要更佳的低功耗功能，甚至功耗要求比智能手机低10倍，最好一周只充一次电，这技术也将是半导体公司须要突破的。三、Beyond CMOS(友情提示，以下部分适合吹水，(有些方向)毕业&找工&投资有风险，跳坑需谨慎)那如果"More Moore"哪天真的折腾不下去了，难道就坐等CMOS到头，赚赚"More than Moore"的钱算啦?当然不会。作为无论研发投入总量还是占收入比都是最高的几个行业之一，业界众公司比如Intel，亿美元的研发经费投入都有在布局不远的以及遥远的将来。搜索Ian A. Young、Dmitri Nikonov、Kelin J. Kuhn这些Intel的科学家，您就会发现他们正在研究一些相当炫酷的东西。这个领域里还有一位清华出身耶鲁的PhD毕业，现在就职于GLOBALFOUNDRIES的科学家An Chen，他在这个方面有很多研究，也是GLOBALFOUNDRIES在International Technology Roadmap of Semiconductors (ITRS)的代表，主持ITRS中the Emerging Research Device (ERD) working group的工作。15年有编一本新书：《》。Beyond CMOS的主要思路就是发明制造一种或几种“新型的开关”来处理信息，以此来继续CMOS未能完成之事。因此理想的这类器件需要具有高功能密度、更高的性能提升、更低的能耗、可接受的制造成本、足够稳定以及适合大规模制造等等的特性。据说知乎爆照会比较多赞，就先po一张（比较全的）玉照。下面的综述表格适合想深入了解或是做这方面研究的知友：下面的综述表格适合想深入了解或是做这方面研究的知友：接下来介绍一些具体的Beyond CMOS的新型器件。接下来介绍一些具体的Beyond CMOS的新型器件。1.Tunneling FET (TFET)TFET 主要应用量子力学的隧穿原理，直接穿越source和drain间的屏障而不是扩散过去。TFET 主要应用量子力学的隧穿原理，直接穿越source和drain间的屏障而不是扩散过去。优势：实现低Vdd（电源电压）、低功耗以及更好的次临界摆幅与CMOS工艺兼容挑战：低饱和电流
提高对内部电场的栅极电压控制度有难度 界面态的问题（在传送和接收端都需要足够高界面密度来为载子提供能量充足的位置）2.Nano-electro-mechanical Switch (NEMS) MEMS的进阶版，用上图所示的悬梁臂来做为机械开关。MEMS的进阶版，用上图所示的悬梁臂来做为机械开关。优势：理论上可以做到为零的泄漏电流和亚阈值摆幅对温度的敏感度低对电磁冲击免疫与CMOS工艺兼容挑战：由于悬梁臂的机械动作带来较低的开启关闭速度 纳米级接触的可靠性表面力产生的突刺受到隧穿效应限制的比例缩放高吸和电压3.Single Electron Transistor (SET)3.Single Electron Transistor (SET)栅端电压控制稳定状态间的调谐，实现“岛”上单一电子的增或减。栅端电压控制稳定状态间的调谐，实现“岛”上单一电子的增或减。优势：高速高器件密度高能效可能带来新奇的功能和应用与CMOS工艺兼容挑战：尺寸与温度的权衡低增益较大的阈值电压变化寄生电容低输出电流、高输出阻抗有限的扇出数较低的抗噪声能力尚未完全成熟的制造工艺4.Quantum Cellular Automata (QCA)量子元胞自动机通过改变元胞编排结构来表示二进制。通过改变元胞编排结构来表示二进制。相邻的元胞由于库仑耦合效应趋向于对齐一致，从而实现信息的传递。已有通过实验演示的半导体、分子、磁性点类型的量子元胞自动机提供了低功耗，新型信息处理方式、传输机制，以及多数决操作。QCA 量子电路是未来实现量子计算机的技术之一。挑战：工作温度的限制在极端尺寸下的图形构造5.Atomic Switch原子开关基于两电极间的金属原子桥的形成与湮灭，从而形成门（相当于栅极）控开关模式。原子开关基于两电极间的金属原子桥的形成与湮灭，从而形成门（相当于栅极）控开关模式。优势：高扩展性低操作电压和能耗作为记忆体的双端器件应用时，与conductive-bridge RAM (CBRAM)类似相对来说存在低制造成本的可能性3D堆叠结构挑战：需要提高三端器件所具有的性能（速度、耐久度、均匀度） 稳定性和高可变性需要被考量速度由电极活性表面的离子输运和电化学反应决定需要对工作机制有更深入的了解6.SpinFET利用电子的自旋方向来携带信息。利用电子的自旋方向来携带信息。相关技术也是未来实现量子计算机的技术之一。优势：旋转的自由度使额外的信号调制和控制成为可能具有场效应晶体管的结构且与CMOS工艺兼容理论上有更小的传输耗散无挥发性可编程性挑战：磁性材料及其制造工艺需要高效率的自旋注入和侦测来实现足够多的开/关比例自旋轨道间的栅极调制的强度自旋弛豫及其寿命7.Graphene FET 石墨烯FET7.Graphene FET 石墨烯FET2D材料，蜂窝状的单原子碳结构。2D材料，蜂窝状的单原子碳结构。优势：高迁移率（有构造更快速FET的潜力）挑战：现有的研究都没有实现电流饱和gds高内在的电压增益&0.4带有电压增益的电路结构难以实现石墨烯没有带隙（band gap）开/关电流比欠佳不理想的开关石墨烯材料的最重要的缺陷就是缺少带隙，所以这方面也有各种各样的研究尝试。8.Carbon Nanotube FET
碳纳米管FETCNT是由石墨烯薄片卷起来的纳米级直径的圆管。CNT是由石墨烯薄片卷起来的纳米级直径的圆管。优势：在RF电路中的应用较有前景在表面的一维输运 可实现极佳的沟道控制和高线性度（Id ~ Vgs）由于较大的平均自由程CNT有地热噪声以及操作在THz频率的潜力挑战：现有实现的高性能CNT内是有金属喷镀的，需要设法摆脱一个碳纳米管只能承载10至30 μA的电流，因此需要几百个碳纳米管来达到mA级别的漏端电流已有的CNT FET amplifier with 11 dB gain at 1.3 GHz大规模制造工艺仍有待发展碳纳米管更具体的方面知乎上有
的优质答案可供参考9.Nanowire FET优势：相比CMOS，对载子/沟道有更好的控制当直径很小（几个纳米）时，有一维（弹道）的传输效果相比CMOS有大约4倍的速度提升环形栅在高速器件中很有前景挑战：可靠度和器件的可复制性达到mA级别的电流需要很多单一器件的排列仍未有RF应用的实现Beyond CMOS部分引用前文提到的华人科学家An Chen已发表的论文结论做一个小结：根据时间上的状态变量和开关装置做的分类：ITRS ERD组基于评价和调查，对上述三大类新型逻辑器件在比例缩小能力、速度、能效、开关（1/0）比、操作可靠性、室温下性能、CMOS工艺兼容性等方面的归一化评估：ITRS ERD组基于评价和调查，对上述三大类新型逻辑器件在比例缩小能力、速度、能效、开关（1/0）比、操作可靠性、室温下性能、CMOS工艺兼容性等方面的归一化评估：简单地说单一射线上的数值越大越好，最终所包围的面积越大越好。全文最后用ITRS（国际半导体技术蓝图）公布的一份报告中的图片作为总结。注意看左右两条长直线和中间的五个大层面。偏左边是已有的成熟技术，偏右边是新型的信息制程技术。最下层的状态变量有从电子电荷向分子、极化、强电子相关态、自旋方向等方向发展的趋势。第二层材料方面有从硅、碳、宏观分子材料、纳米结构、复合金属氧化物等方向发展的趋势。第三层的器件结构层级有从CMOS向分子器件、自旋器件、铁磁性器件、量子器件等方向发展的趋势。第四层的数据载体有从模拟量、数字量像模式量、量子位等方向发展的趋势。第五层的计算机架构有从冯诺·依曼架构、多核架构向可重构、量子、形态学计算机等方向发展的趋势。另附上2002年一篇paper的几张综述图表给有兴趣想继续深入了解的知友。另附上2002年一篇paper的几张综述图表给有兴趣想继续深入了解的知友。（而且有包含前文没有介绍的Memory的部分)以上全文中非原创图片均来自公开的互联网，如有侵权立刻删除。部分个人论述非学术结论，仅供参考，如有错误敬请指正。专业名词翻译可能有误或和大陆常用词不同，敬请指正，有些实在无法翻译，还请见谅。4-24更新——IEEE Spectrum做了一个关于摩尔定律50周年的专题（仍在更新中）：甚至有采访到Gordon Moore本人以及超大规模集成电路(VLSI)的祖师爷Carver Mead（他是摩尔定律的命名者；我在另一个回答有提到，他也是神经形态计算机之父 ）。引自科技中国「卡弗·米德」词条 .cn/index.php?doc-view-134697.html
摩尔先生在1965年提出定律时就在《电子》（Electronics）杂志中就表明了这一观点，现已 73 岁高龄的他对此仍深信不疑。他表示：“我愿意对摩尔定律的任何问题进行担保。”
该定律最初只是摩尔先生做出的一个简单推测，主要探讨了新兴芯片行业多快可以在单一集成电路中容纳更多元件的发展周期。加利福尼亚理工学院着名物理学家米德（Carver Mead）后来将其称为摩尔定律，他认为“它更是一种个人预言，而非仅仅是定律”。　　
Moira Gunn：你早在1965年便撰写了那篇具有开创性的文章，并且你能从中看到摩尔定律的所有苗头，但直到你在英特尔工作达10年之久后，你的发现才被称为摩尔定律。根据你的回忆，第一次出现摩尔定律的名称是什么时候？　　
戈登·摩尔博士：对这一点最了解的是我的一个朋友Carver Mead，当时他是加州理工大学教授，是他把我的发现称作摩尔定律。不知怎么的这一名称就流传下来了。几十年来，我甚至不愿使用这一说法，但最终我还是习惯了这个名称。
这里简单翻译一些这次IEEE Spectrum专访中的有意思的对话片段（只是大意，全文请移步原文链接）：...Rachel Courtland（IEEE Spectrum副主编）:您在过去曾多次预测摩尔定律的终结，您现在认为它还能持续多久？Gordon Moore: 恩，我从来没有准确的预测它的终结，我说过我无法看到比下一个世代（的芯片）更远的未来。那儿似乎有一堵穿不透的墙，但这堵墙一直在往后退。我很惊讶于工程师们有如此强大的创造力能够在看起来只能完全停滞的情况下找到新的出路。...我记得一次霍金在硅谷的时候，有人问他怎么看集成电路技术所面临的极限。虽然不是他的研究领域，但他总结了两点：光的有限速度和材料的原子特性。我觉得他是对的。我们已经接近原子极限，而且我们也利用了一切优势来促使速度提升，但是光速会最终限制性能。这些基本的问题目前看来依然没有很好的解决方案，而在接下来的几个世代中我们却将要直面它们。...R.C.: 您是否认为我们对电子类产品的消费习惯会因为摩尔定律的终结而改变？G.M.:我不觉得会改变太多。只要有新的产品有成长的能力，它们会很快的迫使旧产品更新换代。当我们是在想不出还有什么新的花样可以玩时，人们可能会觉得评不需要每年都换新的，可能一个电子产品可以用四五年。这将会使整个产业的成长明显放缓，但是我认为这样的事发生是不可避免的。...R.C.: 你最初的预测主要是基于芯片上各部分的成本会不断下降的这样一个想法。所以，这是最终将决定它也是因为这点吗？这是一个经济规律，所以它会有一个经济规律式的消亡？G.M.:我认为这最终将是一个技术消亡的问题，而不是一个经济问题。当他们不能做得更小的时候，人们仍将在相当长一段时间里继续从产品中压低成本。但我敢肯定，那时就是最终时刻来临的时候了。R.C.: 我告诉一些人今天将要来采访您，然后我问他们我应该问您什么问题。有些人大笑着说：“你能不能问问他我们怎样才能摆脱这个烂摊子？”因为他们都正挣扎在这些技术难题之中。G.M.:Whoo. Well, 你总是可以办理退休然后搬到夏威夷来~ （答主脑补此处应有笑声，从英特尔退休后，戈登·摩尔通过戈登和贝蒂·摩尔基金会专注于慈善事业。他住在夏威夷的海边。）...G.M.:这是商业的本质。世上没有那么多可以轻轻松松赚钱的生意，有的话（半导体产业，集成电路产业）也肯定不会是其中之一。对Carver Mead的采访...R.C.: 摩尔定律不是真正的定论，至少不是像我们所定义的物理定律一样，您如何像普通人解释它？Carver Mead:我总是需要澄清（特别是在早期），这不是一个物理定则。这是一个关于人类行为的规律。为了让事情都像我们半导体技术的发展一样，这需要极大数量的具有创造性且十分努力的聪明的人来实现。他们相信这种努力会造就一个成功的事业否则他们不会付出努力。这种对有可能实现目标的信念最终使得梦想真正得以实现。摩尔定律实际上是关于人们对未来的信念以及他们愿意投入精力促使其发生的意愿。这是一个关于人类（人性，humanity）的了不起的宣言。...R.C.: 当摩尔定律即将终结，会发生什么？C.M.:我们最不想做的事就是在摩尔定律50周年的当下充斥着一些关于它的即将结束的悲观情绪。事实上，针对晶体管的盲目发展更小的尺寸这条路的确是不会永远持续下去的，但这并不意味着建设更复杂，功能更强大的电子系统的时代即将结束。有很大数目的非常聪明的人们正在一刻不停地挑战并推进极限。比如，有人正试图将光学和电子元件集成在同一芯片上，也就是所谓的硅光子学，而这还只处于起步的阶段。我的经验是，当你觉得在一条学习曲线上感到空气稀薄，在某处总会有一个突破口，但突破口永远不在你正在思考的位置。我们永远无法明了，直到下一个令人激动的BIG thing真正发生。但总会有一个它等在那。Reference:[1]Dmitri Nikonov, "CMOS Scaling".Intel. [2]Zhang G.Q., Roosmalen A.J. "More than Moore: Creating High Value Micro/Nanoelectronics
Systems." – Springer,2009
Chapter 1. The Changing Landscape of Micro/Nanoelectronics.
G.Q. Zhang and A.J. van Roosmalen.
[3]A.Allan. 2008 ITRS ORTC. [4]D. Nikonov and I. Young, "Uniform Methodology for Benchmarking Beyond-CMOS Logic
Devices", Proceedings of IEDM, 25.4 (2012) [5]K. Bernstein , R. Cavin , W. Porod , A. Seabaugh and J. Welser
"Device and architecture
outlook for beyond CMOS switches",
Proc. IEEE,
2010 [6]2007 International Technology Roadmap, Emerging Research Devices [7]J. A. Hutchby, G. I. Bourianoff, V. V. Zhirnov, and J. E. Brewer,"Extending the road beyond
CMOS". IEEE Circuits Devices Mag. 18, 28 (2002).
[8][9]Wolfgang Porod."Emerging Nanoelectronic Device and Circuit Technologies".IEEE Rock River
Valley Section ●29 March 2006.[10]An Chen,"Emerging research device roadmap and perspectives"
(ICICDT), 2014 IEEE
International Conference onIC Design & Technology, 2014 , Page(s): 1 - 4[11]Enrico Sangiorgi. "When More Moore meets More than Moore and Beyond CMOS"ARCES,
University of Bologna – IUNET. [12]Kwlin J.Kuhn.Intel Fellow,"CMOS and Beyond: Future Device Technology"Intel Corporation.
EuroNanoForum 2013 [13]C. Carta1, M. Claus2, M. Schr?ter2,3 and F. Ellinger1 "Review of Advanced and Beyond
CMOS FET Technologies for Radio Frequency Circuit Design"[14][15][16]
上世界80年代的半导体工程师们几乎无法想象我们现在的technology node竟然做到了14nm（现在已经量产）。正是全球的科学家和工程师们的不懈努力才将摩尔定理一直延续至今。
现今各大厂商量产的最先进的technology node应该是22nm左右的技术（因特尔做到14nm，三星号称做到14nm，而台积电大概要明年16nm才能量产）。一般认为，当器件尺寸小到5nm时，器件中的载流子的行为将要用量子力学的理论进行解释，现今的半导体元件物理的知识几乎失效（施敏的书就要卖不出去了），学界和产业界认为按照现有技术摩尔定律大概还能进行到7nm的技术节点。而7nm以后，大概将会有一个较长的周期才会把technology node推进到下一个generation。
每一代技术节点之间的差距基本是后一代为前一代的0.7倍，这样后一代的面积大约为前一代的一半。随着光刻等半导体工艺技术的提升（譬如现在使用的 step and scan以及一些先进光源的使用），我们将技术节点推进到了0.13μm（而0.13μm曾经在上世纪80年代被认为是极限尺寸）。但是传统的MOSFET结构却无法再scaling down下去了。其中一个重要的原因就是短沟道效应造成的载流子的迁移率过低，严重影响了开关速率和开门电流的大小。我们应该感谢因特尔，他成功地实现了能在量产中使用的局部strain技术，成功地将载流子的沟道迁移率提升，使摩尔定律前进到65nm（其中包括90nm和65nm两代技术）。下图为硅的（100）面硅的导带能谷图：可以看出对于导带电子而言，在某一方向上施加应力，将会使得其mobility得到提升。对于价带的空穴来说，也有类似的现象。只不过是应力施加的方向与电子不同。下图是因特尔公司90nm技术所采用的strain技术，其应力的来源是gate两边的spacer与channel的晶格常数的不匹配。可以看出对于导带电子而言，在某一方向上施加应力，将会使得其mobility得到提升。对于价带的空穴来说，也有类似的现象。只不过是应力施加的方向与电子不同。下图是因特尔公司90nm技术所采用的strain技术，其应力的来源是gate两边的spacer与channel的晶格常数的不匹配。上图为因特尔90nm技术的PMOS的TEM图，图中可以看出对于pchannel的空穴来说，施加的是compressive strain。上图为因特尔90nm技术的PMOS的TEM图，图中可以看出对于pchannel的空穴来说，施加的是compressive strain。上图是因特尔90nm技术的NMOS使用的strain。显然是tensile。上图是因特尔90nm技术的NMOS使用的strain。显然是tensile。
问题还没有解决，随着scaling down的进行，只有1nm物理厚度的氧化硅层已经无法再变薄。如果继续减薄，gate oxide将会有较大的gate leakage产生；但是如果保持gate oxide一定的厚度，又无法在channel侧induce出足够的charge。解决的方法就是将gate oxide材料替换为物理厚度更厚（抑制leakage）而有效氧化层厚度与1nm silicon oxide相当的材料。出于这个考量，高介电系数的材料（即所谓的high-k材料）将扮演着非常重要的角色。在学界和业界还在争执最后量产的high-k材料是ZrO2还是HfO2时，因特尔的45nm技术已经成功的采用了HfO2作为gate oxide，gate材料也换成了metal，即所谓的high-k metal gate（HKMG）。通过业界的努力，我们又成功的实现了将摩尔定律推进到了32nm的节点。下图为因特尔45nm技术的TEM图。
32nm后继续在平面工艺上进行scaling down已经变得越来越困难，此时因特尔把目光转向了3D的元件——由伯克利的胡正明教授课题组提出的FinFET结构。并成功的在22nm的节点上量产。而台积电在22nm上选用的还是平面工艺，但这个是其平面工艺的最后一代，据可靠消息台积电的16nm将在明年底量产，使用的是FinFET技术。实际上因特尔的FinFET技术他们自己称之为tri-gate。传统的planar技术，gate是在channel的上方，由于S/D与channel的杂质种类不同，所以在source drain区域将会形成PN junction，这样就会有charge sharing的现象，如下图三角形区域所示由于以上效应的存在，short channel effect将会带来一系列的问题，比如Vth的roll-off等。因特尔的tri-gate即FinFET结构，其gate不仅仅只在channel的上方，更是在channel的侧面也有，这样大大提升了其gate control和抑制了short channel effect。其结构和TEM如下所示。由于以上效应的存在，short channel effect将会带来一系列的问题，比如Vth的roll-off等。因特尔的tri-gate即FinFET结构，其gate不仅仅只在channel的上方，更是在channel的侧面也有，这样大大提升了其gate control和抑制了short channel effect。其结构和TEM如下所示。去年年底的IEDM，因特尔也公布了其第二代的tri-gate技术，性能上确实有所提升。去年年底的IEDM，因特尔也公布了其第二代的tri-gate技术，性能上确实有所提升。对于下一代10nm的技术来说，不出意外肯定还是采用FinFET技术的。但是再下一代7nm，个人觉得大概会用nanowire技术吧。再往下就不好说了。
那么现在来说，即使7nm成功的实现了，出于成本的考量。也不可能所有的产品都会使用7nm的技术。即使现在22nm技术UMC都能量产的情况之下，TSMC的上海10厂依然月产量在10W片以上，要知道上海厂只不过是0.13μm的技术。与此同时，3D IC的概念被提了出来。就是将wafer或者chip通过TSV技术连起来为一层一层的层状结构，这样的话IC的空间使用率会大大增强，仅仅两层的话就提升了200%！3D IC被视为今后集成电路发展的一个重要方向。而且，而且它的商品也已经做出来了。CMOS 3D IC image sensor的数码相机！现在就在市场上卖！3D IC的关键大概是TSV。所以即使10nm或者7nm到头了，技术依然会发展的。总有神奇的公司会提出神奇的技术（比如spacer当年就不算是很主流的技术现在已经被广泛采用）。
摩尔定律或者会失效，但是我们将会有more Moore和more than Moore出现！！！！
直接上一张图，在性能和成本之间的抉择吧:4条铁轨，反映了延续摩尔定律的四条可能的路：1. FDSOI 和 FinFET 是结构上的2. EUV 是工艺技术上的3. 2.5 D 是架构系统上的
作为一个EE的PhD candidate，我也来说几句。摩尔定律是戈登老爷子当年拿尺子量了一下已有的数据做了一个线性拟合说出来的，只能算一个经验定律，只有一定指导意义而已。现在主流的工艺节点已经从22nm走到了14/16nm，不过还是使用DUV+Immersion的光刻方式。DUV的波长貌似在130nm左右，即使加上immersion，要想使瑞丽散射（两束光最近到多近依然能被分辨）达到14/16nm也是一件十分困难的事情。这就是为什么intel14nm的需要30-50层光刻才能达到的原因（这么多次光刻，可想而知要维持一定的良率，需要多大的科研投入啊）。TSMC自家的16nm工艺一直受制于良率的问题，导致好多大客户都开始转头Samsung，这也是最近业界高呼Samsung代工即将（或者已经？）超越TSMC的原因。不过大部分人认为TSMC可能将更多的精力放在了10nm节点的研发上（毕竟14/16nm已经落后Samsung和intel了）。TSMC的10nm很大程度上依赖于ASML的EUV光刻机（波长13.5nm，7nm/10nm节点光刻妥妥的）。不过ASML的EUV也老是一退再退，TSMC估计在16年才能试产10nm吧。Intel以前一直决定不使用EUV（因为技术老是突破不了），不过最近ASML发消息说要给美国一家合作伙伴发15台EUV的光刻机，乖乖，一次搞这么多（TSMC貌似也就两台或者四台吧），估计也只有Intel能吃的下吧（Micron或者Global Foundry也有可能，但是我更倾向于是intel）。说一个笑话（真事），2015年ISSCC上，Samsung的发言人（或者其他领导同志？）豪言Samsung做到5nm也不是难事，不过没有披露任何细节，所以大家当笑话听听就可以了。********割割割**********除了光刻技术的改进，材料也将会是一个重头戏。现在各家都投了大量的人力物力在新材料的研发上（有些也不算新啦），Ge沟道，III-V沟道的MOSFET每年的ISSCC上不少paper，同样工艺节点下，性能确实更好，但是，集成电路行业是一个严格控制成本控制良率的行业，复杂的材料生长工艺（其实也就是普通的MOCVD啦，但是相对Si的生长确实复杂了不少）导致的成本的提升将会是一大硬伤。至于nanowire或者graphene等基于bottom-up技术的纳米技术，对于近十年的市场而言，我只能呵呵了。哦，据说intel 10nm打算用planar而不是finfet。（不要问我听谁说的，呵呵）/*在超净间边做实验边码字，都是凭记忆，改天再来加ref*****割割割割割割割割割割割割*****最近IBM release了7nm的20B transistor的chip，EUV + SiGe channel，刚过去的VLSI2015貌似没有报道，估计年底的IEDM应该会有相关paper出来吧，严重怀疑实验室某毕业的师兄参与了其开发，但愿能在author list中看到吧
楼上的码农，你们都不知道光电，量子的都转行跟你们抢饭碗了吗
摩尔定律会在20nm节点上停留较长时间，目前只有英特尔一家通过FinFET技术能达到14nm上的量产。在此期间有很多创新可以被使用，比如意法半导体的fully depleted SOI(FDSOI), 将与英特尔的FinFET竞争。20nm以下，还有FinFET on SOI， tri-gate FinFET等新技术去做。另外DRAM, FLASH等内存的scaling也需要继续前进，可以引入新的结构比如3D集成。这些都做到以后，逻辑电路和内存可以用2.5D，3D集装在一个stack上。到这个时候，也许新的patterning, process, material等的相关技术就成熟了，摩尔定律最终会进入10nm以下，达到7nm甚至5nm。这时FinFET已经不能满足要求了。目前正在研究的一种技术叫做gate-all-around, 或是nanowire channels (),是目前可预见的在硅上能实现的最终的技术。等这项技术实现量产的时候，应该已经是10年15年以后了。到时候，摩尔定律真的就到头了。
摩尔自己本身也没说这是一个“定律”吧这只是一个类似于经验结论一样的东西，不过现在也快走到物理极限了包括英特尔的tick-tock战略也快走不下去了
后面会失效的。一开始是根据数据推测的摩尔定律，后来就是根据摩尔定律制定schedule了，所以…本来就不是什么严谨的定律。
10nm.........你们都想一想那么赚钱的业务前几天IBM为什么还倒贴钱卖给格罗方德了，答案是达到经济效益的极限了，边际效益递减，再往后投入就超过产出了。再往下走是制造极限，再往下走是研究极限..........摩尔定律说实话就是资本家的奴隶定律，集成电路的进化论就是资本家滚滚财富来源的保障，奴隶主说我们要开发新一代产品/工艺，于是下面便孜孜不倦夜以继日的研究开发，这个游戏从上世纪五六十年代玩到现在，直到一天奴隶主开始怀疑这个指挥棒要失效了，于是就说我不玩了，下面的蚂蚁
开始焦虑了。。。。是硬件总是有极限的。
GaAs， 碳器件或是更好的3D器件结构，这个勉强可以撑过5nm。另外logic的发展已经快过memory很多了，未来更多的努力可能集中在SRAM和DRAM的新技术上
关于Moore定律是否延续，是有两种观点的。学术界普遍认为它即将失效，或者已经失效了。光刻界泰斗级人物Chris Mack曾戏谑地表态：“I predicted that Moore’s Law would end on Wednesday, Feb. 26, 2014.”而产业界却不这么认为，至少觉得应该还能延续几年，这当然跟公司的利益直接相关。比如鄙人所在公司（ASML）就认为Moore定律最少都能延迟到2020年，尺度能达到5 nm左右，实现的主要技术就是EUV。EUV采用反射成像，现在TSMC，Samsung等公司16 nm，14 nm工艺都采用此设备。而未来主要的突破在于提高光源功率和增大NA上。光源功率现在产业界使用的能达90 W，预期年末能到250 W。而NA能从现在的0.33增加到0.5甚至更大。所以，近几年Moore定律依然有效。
引用我在另一个回答里的答案，如有偏颇，请指正。ic行业创业风险高(你能保证砸下几百万几千甚至上亿的流片费用，一次性使芯片流片成功么？即使流片成功，能保证你的芯片能跟得上市场需求么？)，只有因特尔，华为之类资金雄厚的企业，或者政府才有这个风险承担能力(华为海思很早就成立了，砸了很多钱，近几年才有点起色)。所以集成电路行业相对it等行业来说融资能力有限，谁愿意投资一个高风险，同时启动基金要求也高的行业呢？当然如果芯片销量多，利润也高也可以，不过现在已经被因特尔amd之类企业垄断了。小企业想要在ic行业创新创业打开一片天地，很难(资金，人才，市场)，创业企业少，融资能力有限，相对it等创业门槛低的行业，自然前景没那么好。这只是一方面，另一方面，摩尔定律已经接近极限，当工艺小于7nm时，晶体管会发生一些不稳定现象。几年后基于硅基的芯片工艺将会出现停滞现象，工艺提升带来的性能提升这个优势将不复存在。芯片构架优化提升性能也许可以蹦哒几年，但是到后面同样也是没啥提升空间。这时候只能寄托希望于新形式的工艺，如碳纳米管，生物芯片，量子技术等。不过这些技术还不成熟，处于实验室研究阶段，所以很长一段时间ic产业将会出现停滞。但是对于中国，ic研发方向还落后美帝一二十年，还有一定的市场冗余有待填补，因此国内ic行业在可以预见的十年内还是不错的。国内ic行业瓶颈不在设计(fabless)，而在于代工工艺。代工厂(fab)没那么简单，代工工艺考验了一个国家工业的整体水平(化学工艺，材料加工工艺，甚至机床精度，这些看似不起眼的东西其实才是ic行业发展的g点所在，而这些基本的工艺技术不是几年内能够积累起来的，它们考验了一个国家的整体工业水平，这也是国内ic行业不能发展起来的根本原因)，但是随着我国改革开放后超神速度的发展(如果建国初期专注发展科学技术就好啦，看看人家日本，新加坡，50年代时比我们还挫)，十几年后工艺水平赶上美帝也不是不可能的事情，不过那时美帝已经不玩基于硅基芯片了，人家开始研究其他替代工艺了(好事啊！我们也可以同时并行研究啊，可以和美帝站在同一个起点了，不过基于硅基的芯片我们就没戏了，很难赶上，因为这是个长期技术积累的过程。即使赶上了，也是人家不要的玩具了，别人开始玩新工艺了)。如果我能也能用新工艺生产芯片，那么国内ic产业又会迎来一次繁荣，但是如果没有新工艺的出现，国内的ic行业发展同样会步美帝的后尘，也会陷入停滞。不过在某些领域内ic产业还是有发展的，比如即将爆发的物联网行业，需要大量的传感器芯片(如温度湿度等)，物联网通信芯片(ps:在这里小骄傲下，我的母校cqupt最近刚刚推出了一款工业物联网通信芯片，也参与了物联网通信标准的制定)，指纹识别芯片等。但是从整体来看我们于美帝有一二十年的差距，不过在可以预见的十年内，从大方向看，国内基于硅基的芯片还是有发展的。
维持摩尔定律，主要努力方向有两条：一个是缩小特征尺寸，65nm、45nm、32nm、22nm、16/14nm。越小的尺寸，相同的面积，当然就塞进了越多的晶体管，性能也就随之提升。除了缩小特征尺寸这种简单粗暴的方法，还有很多其他方法可以使用、并且现在也的确在使用，包括应变硅、高k/金属栅（HKMG）、FinFET等，用来提高电子迁移率、减少漏电流、增强对沟道的控制，说回来，还是提高性能。第一条路快到头了，咱还有第二条路，不是？虽然能撑多久，没人知道~_~
失效就失效呗，反正国内工艺还没达到……穷追不舍万一追上了国际水平呢也说不一定。其实芯片集成度够高了，非得向摩尔定律这个经验定律靠拢。现有工艺，应用才是王道，比如汽车电子、消费电子等等还有很大发展空间…
10纳米，应该是纳电子学的研究范畴了，比如量子阱，三个纬度的尺寸都很小，可能就是几个原子构成的区域。纳电子学一个基本原理就是隧穿效应中粒子穿过势垒的概率与势垒的高度有关。粒子穿过的概率与传统三极管的沟道电流对应，势垒高度与栅极电压对应，就实现了隧穿版的三极管。原理大致如上，感兴趣的可以去查阅一下量子力学与纳电子学的相关知识。私以为这种问题非专业相关的童鞋就不要操心了，你们还是去操心一下互联网吧ㄟ(￣▽￣ㄟ)
1.启动黑暗森林威胁。2.要求三体人立即撤回智子干扰。3.在基础科学上寻求突破。
换材料啊，IBM不是在尝试使用光子代替电子嘛，反正各种脑洞都得开一开。
我记得极限是4nm吧 过4以后就要击穿了
这是个有意思的问题，因为可以扯很多江湖上不同的派别和故事。现在的趋势有FinFET这样不改变基本材料，利用3D构型的技术革新派。还有革新材料，利用三五族，strain silicon等silicon based的改良派。物理学界比较靠谱的？纳米材料革命派，比较不靠谱的光子革命派，还有最不靠谱的拓扑量子计算派。等有空了详细写一下。
来知乎，参与讨论}