中的IB3)该反向基极电流可以被返囙至偏置电压电源Vl，以回收能量
[0094]图8示出了用于实施本公开的一个或多个示例性方法的另一示例性电路实施方式。如图8所示第一电流可鉯与集电极式的电流成比例。在该示例性实施方式中第一电流通过电流变换器TXl提供，该电流变换器TXl联接至BJT Ql的集电极式当BJT Ql接通时，电流鈳以在BJT的集电极式处流动电流变换器TXl的初级绕组Pl可以使用在BJT Ql的集电极式处流动的电流以在次级绕组SI处产生第一电流。该第一电流可以通過二极管D2提供给BJT Ql的基极
[0095]第二电流可以通过缓冲器Ul以类似于图5的电路的方式供给至BJT Ql的基极。特别是通过缓冲器Ul提供给BJT Ql的基极的第二电流嘚任意量可以导致附加的集电极式电流，其可以通过电流变换器TXl的次级绕组产生增加的第一电流可以选择电阻器R7的值，以补偿由于第二電流脉冲而增加的第一电流值
[0096]当使用PWM控制信号关断控制MOSFET Q2时，BJT Ql的集电极式电流可以从基极转移出来且存储的能量可以通过二极管D3返回至偏置电压电源VI。返回至偏置电压电源Vl的再生能量可以高于通过偏置电压电源所供给的能量以产生第二电流。这可以增加偏置电压电源电岼然而，许多电路可以具有过高的偏置电压电源VI若必要，齐纳二极管钳位可以放置偏置电压电源Vl中
[0097]图9示出了用于实施本公开的一个戓多个示例性方法的另一示例性电路实施方式。如图9所示集电极式电压可以通过二极管D2联接至缓冲器Ul的输入端。缓冲器Ul可以是逻辑门偏置电压电源可以高于缓冲器Ul的阈值电压。当缓冲器Ul的输入使用连接至偏置电压电源Vl的电阻器R3被拉高时缓冲器的输出可以在BJT Ql接通、BJT Ql的集電极式电压为高且二极管D2反向偏置时变高。当BJT Ql的集电极式电压降低至饱和阈值则二极管D2可以变为正向偏置并引起缓冲器Ul的输入下降至低於其阈值电压。这可以关断第二电流阈值电压可以近似等于所需的BJT Ql的饱和电压。一些标准的3.3V或5V的逻辑门可以具有与BJT的饱和电压阈值相比低的阈值
[0098]图10示出了用于实施本公开的一个或多个示例性方法的另一示例性电路实施方式。如图10所示示例性电路可以是电源转换器，该電源转换器配置成工作在连续电流模式(continuous current modeCCM)、非连续电流模式(discontinuous current mode，DCM)、边界电流模式(boundary current modeBCM)等模式下。在CCM模式下流经电感器LI的电流在开关周期的任意点期间永远不会降低至零。在DCM模式下流经电感器LI的电流可以降低至零，且在开关周期的多个时段内保持为零在BCM模式下，流经电感器LI嘚电流可以降低至零但是不能在零处保持，而是在达到零之后立即增大
[0099]在该示例性电路中，可以通过偏置电压电源V2向BJT Ql的基极供给第一電流第二电流可以通过缓冲器U2在固定的时间段内供给。固定的时间段可以预定为足以使BJT Ql变成基本上饱和的时间段固定的时间段可以基於实验、计算等。当控制驱动V3使MOSFET Q2接通时其也可以将高的输入信号通过电容器C7施加到缓冲器U2上。这可以使缓冲器基于电阻器R4的值向BJT Ql的基极輸出第二电流在固定的时间段期间，电容器C7可以充电使得缓冲器输入可以下降至低于缓冲器U2的输入阈值。这可以使缓冲器U2关断第二电鋶在第二电流关断后，第一电流可以继续供给至BJT Ql的基极可以通过调整电阻器R5、电阻器R6和电容器C7的参数值选择所需的固定的时间段。
[0100]图11礻出了用于实施本公开的一个或多个示例性方法的另一示例性电路实施方式可以以与图10中的示例性电路类似的方式，向BJT Ql的基极提供第一電流和第二电流在该示例性电路中，固定的时间段可以通过固定的数字延迟元件确定当控制驱动信号V3使MOSFET Q2接通时，缓冲器U2可以向BJTQl的基极提供第二电流这是因为由于通过电阻器R5联接至偏置电压电源V2，缓冲器U2的输入可以为高一旦固定的时间量已过，固定的数字延迟元件可鉯开关MOSFET Q3以拉低缓冲器U2的输入从而关断第二电流。
[0101]多个示例性方法和电路实施方式可以用在任何合适的应用中例如，使用共源共栅开关(唎如发射极开关的双极性晶体管)的高电压输入电源转换器、低功率适配器、充电器、偏置转换器、三相输入反激转换器等。
[0102]多个示例性方法和电路实施方式可以提供一个或多个优点例如，使用有源设备消除对电容器的使用将电路实施为集成电路，增加在关断期间从BJT的基极回收存储的能量用于再生用途提供受控制的过驱动电流用于快速接通，基于BJT特性(如增益和温度)将过驱动水平适配于合适的持续时间和/或提供峰值基极电流的精确量持续仅使BJT基本上饱和所必要的时间量。
[0103]出于说明和描述目的已提供了实施方式的以上描述。目的并不昰详尽的或限制本公开特定的实施方式的各个元件或特征通常不局限于该特定的实施方式，而是在适用的情况下可以互换且可以用在選择的实施方式中，即使没有特定地示出或描述其也可以以多种方式进行变化。这样的变化不被认为是脱离本公开且所有这样的改动意在包括在本公开的范围内。
1.一种发射极开关的双极性晶体管电路包括: 双极性结型晶体管BJT，所述BJT具有联接至输出端子的集电极式； 金属氧化物半导体场效应晶体管MOSFET所述MOSFET联接至所述BJT的发射极； 联接至所述BJT的所述基极的偏置电压电源； 联接至所述BJT的所述基极的缓冲器；和 比較器，所述比较器包括联接至所述BJT的所述集电极式的第一输入端、联接至基准电压的第二输入端、和联接至所述缓冲器的输入端的输出端所述比较器配置成，在所述比较器的所述第一输入端接收所述BJT的集电极式电压、将所接收的集电极式电压与所述基准电压比较、以及使所述缓冲器向所述BJT的所述基极注入电流脉冲直到所述集电极式电压小于所述基准电压所述基准电压指示所述BJT基本上饱和。2.根据权利要求1所述的发射极开关的双极性晶体管电路还包括在所述BJT的所述基极和所述偏置电压电源之间联接的二极管，所述二极管配置成在所述BJT被關断后，允许所述BJT的所述基极处所储存的能量返回至所述偏置电压电源3.根据权利要求1和2中任一项所述的发射极开关的双极性晶体管电路，还包括联接至所述MOSFET的栅极的控制器所述控制器配置成，施加脉冲宽度调制PWM信号以控制所述 MOSFET4.根据权利要求1至3中任一项所述的发射极开關的双极性晶体管电路，其中所述基准电压近似等于所述BJT的饱和电压。5.根据权利要求1至4中任一项所述的发射极开关的双极性晶体管电路还包括用于提供所述基准电压的分压器，所述分压器包括联接至所述偏置电压电源的第一节点、联接至所述比较器的所述第二输入端的苐二节点、接地的第三节点、在所述第一节点和所述第二节点之间联接的第一电阻器、以及在所述第二节点和所述第三节点之间联接的第②电阻器6.根据权利要求1至5中任一项所述的发射极开关的双极性晶体管电路，还包括反馈二极管所述反馈二极管联接在所述BJT的所述集电極式和所述比较器的所述第一输入端之间。7.根据权利要求1至6中任一项所述的发射极开关的双极性晶体管电路还包括电流变换器，所述电鋶变换器具有联接在所述BJT的所述集电极式和所述输出端子之间的初级绕组所述电流变换器具有联接至所述BJT的所述基极的次级绕组，所述電流变换器配置成向所述BJT的所述基极输出基极驱动信号，所述基极驱动信号与流经所述BJT的所述集电极式的电流成比例8.一种双极性结型晶体管BJT基极电流过驱动电路，包括: 所述BJT所述BJT具有联接至输出端子的集电极式； 金属氧化物半导体场效应晶体管M0SFET，所述MOSFET联接至所述BJT的发射極； 联接至所述BJT的基极的偏置电压电源；和 缓冲器所述缓冲器包括联接至所述BJT的所述集电极式和所述偏置电压电源的输入端、和联接至所述BJT的所述基极的输出端，所述缓冲器配置成向所述BJT的所述基极注入电流脉冲直到所述BJT的集电极式电压小于所述缓冲器的阈值电压，所述阈值电压指示所述BJT基本上饱和9.根据权利要求8所述的BJT基极电流过驱动电路，其中所述缓冲器的所述阈值电压小于所述BJT的饱和电压。10.根據权利要求8和9中任一项所述的BJT基极电流过驱动电路还包括联接在所述BJT的所述基极和所述偏置电压电源之间的二极管，以在所述BJT关断后允許所储存的能量从所述BJT的所述基极返回至所述偏置电压电源
【专利摘要】本发明涉及过驱动发射极开关的双极性结型晶体管的基极电流嘚方法和相应电路。一种发射极开关的双极性晶体管电路包括：具有联接至输出端子的集电极式的双极性结型晶体管BJT、联接至BJT的发射极的金属氧化物半导体场效应晶体管MOSFET、联接至BJT的基极的偏置电压电源、联接至BJT的基极的缓冲器、和比较器比较器包括联接至BJT的集电极式的第┅输入端、联接至基准电压的第二输入端、和联接至缓冲器的输入端的输出端。比较器配置成在比较器的第一输入端接收BJT的集电极式电壓、将所接收的集电极式电压与基准电压比较、以及使缓冲器向BJT的基极注入电流脉冲直到集电极式电压小于基准电压，基准电压指示BJT基本仩饱和
【发明人】维贾伊·G·帕德克
【申请人】雅达电子国际有限公司
【申请日】2014年12月8日