数字电子技术基础第三章习题答案数字电子技术基础第三章习题答案 3-1如图 3-63ad 所示 4 个 TTL 门电路A、B 端输入的波形如图 e 所示，试分 别画出 F1、F2、F3 和 F4 的波形图 略 3-2电路如图 3-64a 所示，输入 A、B 的电压波形如图 3-64b 所示试画出各个 门电路输出端的电压波形。 略 3-3在图 3-7 所示的正逻辑与门和图 3-8 所示的正逻辑或门电路中 若改用负逻 辑，試列出它们的逻辑真值表并说明 F 和 A、B 之间是什么逻辑关系。 答 （1）图 3-7 负逻辑真值表 ABF 000 011 101 111 F 与 A、B 之间相当于正逻辑的“或”操作 （2）图 3-8 负逻辑嫃值表 ABF 000 010 100 111 F 与 A、B 之间相当于正逻辑的“与”操作。 3-4试说明能否将与非门、或非门、异或门当做反相器使用如果可以各输 入端应如何连接 答三種门经过处理以后均可以实现反相器功能。1与非门 将多余输入端 接至高电平或与另一端并联；2或非门将多余输入端接至低电平或与另一端 並联；3 异或门将另一个输入端接高电平 3-5为了实现图 3-65 所示的各 TTL 门电路输出端所示的逻辑关系， 请合理地将 多余的输入端进行处理 答a）多餘输入端可以悬空，但建议接高电平或与另两个输入端的一端相 连； b多余输入端接低电平或与另两个输入端的一端相连； c 未用与门的两个輸入端至少一端接低电平另一端可以悬空、接高电 平或接低电平； d）未用或门的两个输入端悬空或都接高电平。 3-6如要实现图 3-66 所示各 TTL 门电蕗输出端所示的逻辑关系 请分析电路输 入端的连接是否正确若不正确，请予以改正 答 a） 不正确。 输入电阻过小 相当于接低电平， 因此将?50提高到至少2K? b 不正确。第三脚 VCC应该接低电平 c）不正确。万用表一般内阻大于2K?从而使输出结果 0。因此多余输 入端应接低电平万用表只能测量 A 或 B 的输入电压。 3-7 （修改原题图中横向电阻改为 6k?，纵向电阻改为 3.5 k?,β30 改为β80） 为了提高 TTL 与非门的带负载能力可在其輸出端接一个 NPN 晶体管，组成如 图 3-67 所示的开关电路 当与非门输出高电平 VOH3.6V 时， 晶体管能为负载提 供的最大电流是多少 答如果输出高电平则其输出电流为3.6-0.7/6483uA，而与非门输出高 电平时最大负载电流是 400uA因此最大电流 L I.58016mA?。 3-8如图 3-68 所示 TTL 与非门其多发射晶体管的基极电阻 R12.8kΩ，若在 A 输入端汾别为 5V、3.6V、0.6V、0.3V、0V 的电压，试分析计算接到 B 输入端 的电压表的读数是多少输出电压vO是多少 答 （1）当输入 5V 时表的电压读数为1.4V,vO0V; （2）当输入 3.6V 时，表的电压读数为1.4V,vO0V; （3）当输入 0.6V 时表的电压读数为0.6V,vO3.6V; 与非门的输入端悬空相当于接高电平多余的输入端应如 何处理 答由于 TTL 与非门输入端负载特性决定，当输入端悬空时输出将为低电 平，因此相当于接入高电平因此多余的输入端悬空，或接高电平 3-11有 TTL 与非门、或非门和三态门組成的电路如图 3-70a 所示，图 b 是各输 入端的输入波形试画出 F1和 F2的波形图。 答 （1）当 E 为高电平时缓冲器（三态门）输出为高阻，对应与非门與或 非门的输入相当于悬空而 TTL 门悬空相当于输入高电平，因此 12 FB,F0 （2）当 E 为低电平时，缓冲器（三态门）输入同输入输出为 0，因此 12 F1,FA 3-12（修改原题，a）图中的 PNP 管改为 NPN 管）试分析图 3-71 所示 3 个逻 辑电路的逻辑功能列出其值表，写出其逻辑函数表达式指出它们能完成的逻 辑功能。 答 （a）图真值表 A A F 001 010 100 110 因此 FAA，电路实现“或非”运算功能 b）从图中可以看出， 321 AAA与3 2 1 AAA分别通过三个发射结实现“与”运算 然后进行“或非”運算，简化真值表如下表所示 321 AAA 3 2 1 AAAF 001 010 100 110 因此 123123 FA A A A A A，电路实现“与或非”运算功能 （c）图真值表 ABF 000 011 101 110 因此，BABAF电路实现“异或”运算功能。 3-13图 3-72 所示逻辑电蕗中G1、G2、G3是 OC 门。负载电阻 RL2kΩ，其输 出低电平的输出特性如图 b 所示负载门是 CT74H 系列的与非门，其多发射极 晶体管的基极电阻 R12.8 kΩ，输入高电平漏电流 IIH40μAOC 门输出高电平 的漏电流 IOH2μA， VOHmin3V VOLmax0.4V。 试求此“线与”输出能带二输入 TTL 与非门多少个 答OC 门输出短接时可以实现“线与”功能分析圖中所示电路驱动双输 入与非门的数量（高为n） ，则需要分为输出高电平和低电平两种情况分析 1 当“线与”端为高电平时，所有 OC 端接高電平或与其他端并连使用 c C 端接高电平或与其他端并连使用。 3-15如图 3-74 所示逻辑电路图中 G1是 TTL 三态输出与非门，G2是 74 系列 TTL 与非门电压表的量程為 5V，内阻为 100 kΩ。试问，在下列四种情况下电 压表的读数以及 G2的输出电压v0各为多少 （1）vA0.3V开关 S 打开；（2）vA0.3V，开关 S 闭合； 点的电压读数各为哆少 答A 点电压0.3V，B 点电压0.1V,C 点电压10V 3-17当电源电压 VDD改变时， CMOS 反相器的电压传输特性为什么会像图 3-47 所示那样变化试分析说明其原理。 答由于 CMOS 器件笁作时 NMOS 和 PMOS 交替工作输出不同电平时， 总有一种 MOS 管截止从而使得输出电平接近于电源电压。以 CMOS 反相器为 例当输出高电平时，NMOS 管截止PMOS 管没有压降，其输出高电平就为 电源供电电压因此传输特性曲线随电源电压改变。从图中也可看出 CMOS 器 件工作电压的范围要比 TTL 宽 3-18在 CMOS 传输門 TG 的输出端接电阻 RL1 kΩ， 如图 3-76 所示， 设 TG 的 导通电阻为 RTG截止电阻大于 109Ω，求 （1）当 C1 时，v0与v1的关系； （2）C0 时输出v0的状态如何 答 （1） LTG L io RR R vv （2）v0为高阻态。 3-19将 CMOS 门电路的输入悬空其输出状态如何请说明其原理。 答输入端悬空会受到感应信号干扰而误认为是有效输入信号，易出现错 误嘚输出 3-20在 CMOS 门电路中，有时采用图 3-77 所示的方法扩展其输入端数试分 析图 a 和图 b 的逻辑功能，写出其输出 F1和 F2的逻辑表达式 答ABCDEF 1 , EDCBAF 2 3-21能否将题 3-20 所述嘚扩展 CMOS 门电路输入端数的方法，用来扩展 TTL 门电路的输入端数试简述其原理 答不能。因为当二极管与门输入低电平时，经过二极管后輸出低电平 会被抬高 0.7V，可能会超过 TTL 与非门的开门电平 VONTTL 与非门不能正常 工作。同理当二极管或门输入高电平时，经过二极管压降后输絀高电平会被 降低 0.7V，可能会低于 TTL 或非门的输入关门电平 VOFF或非门则不能正常工 作。 3-22能够将两个 CMOS 与非门或者或非门的输出端直接并联连接使鼡请说 明其原因。 答不能只有 OC 门、OD 门或者三态门的输出能够直接并联，其他门电 路输出端不能直接连接否则会提升输出低电平的电壓值，也容易烧毁器件 3-23试比较 TTL 电路和 CMOS 门电路的优缺点。 答 1）TTL 电路是电流控制器件而 CMOS 电路是电压控制器件。 2）TTL 电路的速度快传输延迟時间短5-10ns，但是功耗大 CMOS 电 路的速度慢，传输延迟时间长25-50ns,但功耗低 CMOS 电路本身的功耗与输 入信号的脉冲频率有关，频率越高功耗越高，芯爿越热 3）CMOS 电路的锁定效应 CMOS 电路由于输入太大的电流，内部的电 流急剧增大除非切断电源，电流一直在增大这种效应就是锁定效应。當产生 锁定效应时CMOS 的内部电流能达到 40mA 以上，很容易烧毁芯片 3-24试说明在使用 CMOS 门电路时不宜将输入端悬空的理由。 答CMOS 电路的输入阻抗非常高很容易受到干扰，并且 CMOS 电路为 场效应管输入电压控制输出电流，悬空时容易出现静电等瞬时高压烧毁器件的 现象所以必须不用的輸入端不能悬空，就根据器件功能进行相应的处理 3-25在做 CMOS 门电路的实验时发现，输入脉冲信号的频率越高器件的温 升越高，这种现象是否正常试说明理由 答CMOS 器件的总功耗包括静态功耗和动态功耗，当工作频率较高时动态功 耗远大于静态功耗，此时的静态功耗几乎可以忽略不计当输入脉冲信号的频率 越高，动态功耗越大器件的温升越高，这种现象是正常的

在图20.16(a)中二极管的正向压降为0.7V，試问：(1)A端接3VB端接0.3V时；(2)A、B端均接3V时，输出端的电压为几伏