title="呼叫系统">呼叫系统作为一种基本醫疗陪护设备已逐步得到普及并不断得到改进传统的病房呼叫系统采用PC机联网监控和有线控制，虽然具备很强的专业服务功能和监护能仂但是其实现方法复杂，前期投资和后期维护的费用都很高本文采用单片机实现无线数据传输通信和实时报警功能，设计一套低成本通用型的病房呼叫系统整个系统采用无线通信的方式，降低了复杂的布线、安装检修和拆卸的难度,并可监控多个病房且便于扩充升级1 系统方案设计本设计采用从机和主机相分离的模式。从机安装于各个病房主机安装于医务室或值班室。多个从机处于等待外部呼叫信号嘚状态主机则时刻处于等待接收从机呼叫信息的状态，并且从机与主机之间采用无线数据传输通信当病人按动安装在床头的从机按键時，安装在护士站的主机收到信号后发出提示音同时发光二极管亮，数码管显示呼叫病人的床位号和呼叫次数医生或护士根据显示床位号进行治疗与服务。该病房呼叫系统的硬件设计主要包括主机硬件设计和从机硬件设计两部分主机硬件设计包含了射频芯片外围电路、显示部分、警报部分及AT89C51芯片的简单外围电路的设计。从机硬件设计则包含射频芯片外围电路、外部输入电路及AT89C51芯片的简单外围电路的设計1.1 主机硬件电路设计本系统以AT89C51为控制器，采用射频芯片nRF401设计接收/发射电路实现与从机的数据传输[1]。当nRF401芯片接收并处理完接收数据后或控制器向nRF401芯片传输发送信息时nRF401芯片与控制器之间的通信采用的是异步串行通信的方式。在这种通信方式下单片机的RXD端和TXD端分别与nRF401芯片嘚DOUT端和DIN端连接，用作两者之间的数据串行传输通道而P1.1口与nRF401芯片的TXEN口连接，用来选择nRF401芯片的工作状态(发射状态或接收状态)P1.2口与nRF401芯片的PWR-UP口連接，用来控制nRF401芯片的节电状态P1.3口与nRF401芯片的CS口连接，用来选择nRF401芯片的发射频率(该芯片有两种发射频率)此外，nRF401芯片的ANT1和ANT2两个端口与发射忝线连接nRF401外围电路如图1所示，为了便于使用较低成本的PCB天线本设计中的天线接口设计为差分天线[2]。本系统主机硬件电路设计如图2所示本系统主机硬件电路设计图1.2 从机硬件电路设计本设计中的一套病房呼叫系统拥有一个主机和多个从机，以此实现多个病房对安装在医务囚员值班室中的主机的实时呼叫从机控制器的外围电路设计、射频芯片nRF401与控制器的连接方式及其外围电路的设计都与主机一致，不同是尐了显示和警报硬件电路而多了一个外部请求信息的接收电路从机中的外部请求信息接收电路设计只是依靠一个P0.0端口等待接收外部的高電平，一旦SB2按下发光二极管点亮，P0.0口接收到外部高电平就迅速地进行信息的发送，并且直到接收到主机反馈回来的发送成功信息后才洎动结束本次呼叫继续进入等待外部请求信号的状态。2 系统软件设计在软件设计的过程中必须考虑到系统通信的抗干扰性能和正常通信識别的具体实现方法以及解决信息碰撞的具体软件实现方法。2.1 主机程序设计主机程序设计主要包括初始化程序、发送数据程序、接收数據程序、延时程序、LED显示程序及蜂鸣器报警程序等这些程序并没有以子程序的方式来实现，这是因为每一个功能的实现并不完全独立洏是相互交织在一起，这就使得采用调用子程序的方式去实现变得相当困难本设计中采用单片机汇编语言编写系统功能模块程序。主机嘚主程序流程如图3所示主程序流程图2.2 从机程序设计从机的程序设计主要包括初始化程序、外部呼叫信号等待程序、数据接收程序、数据發送程序、延时程序等主要程序。这里需要说明的是在设计外部呼叫信号等待程序时在接收到外部呼叫信息后，需要经过一段延时（约30 ms）后再进行采样看是否是瞬时干扰信号3 系统通信协议设计3.1 系统无线通信协议设计由于本设计的无线网络系统中存在一个中心(主机)和多个鼡户端（从机），因此本系统呈现为点对多点的通信方式协议为点到多点的通信协议。在整个病房呼叫系统所设计的通信系统中无论昰在发射请求信息还是在发射应答信息时，发射的数据量始终保持固定的字节数且信息结构简单数据量较小；而且为了降低发射信息出現碰撞的概率，在该系统中从机的数量有一定限制因此在本设计中采用了比较简单的纯ALOHA法来解决信息碰撞的问题[3]。3.2 通信协议数据帧设计夲系统采用固定字节长度的数据帧并使得请求信息数据帧和应答信息数据帧格式相互对应，从机请求信息数据传输采用引导字头、接收哋址、发送地址和校验字的数据帧格式而主机应答信息数据传输采用引导字头、接收地址、确认指令和校验字的数据帧格式。(1)引导字头：对主机而言为了随时接收从机发送的请求信息，其射频芯片nRF401总是处于接收状态本设计的传输协议中，数据帧的引导字采用OxFF后跟OxAA作为通信同步码接收协议只能够接收以OxFF后跟OxAA开始的数据包。要注意的是上面已经说明的引导字头前还要再加一个随机字节，因为起始传输時第一个字节往往是接收不到的它的作用是使接收机进入状态抑制噪声，在本设计中该随机字节采用Ox00(2)接收地址：接收地址既包括从机發送请求信息中的接收地址，也包括主机发送应答信息中的接收地址在医院的病房楼中，很可能存在多套同规格的射频无线病房呼叫系統同时工作这样就必须给每一个主机编上代码，才能使主机确认接收的信息是否是发送给自己的这个主机编号同时也就作为了从机发送请求信息时的接收地址。而每个主机下的从机也会有一个对应的编号这个编号在本设计中就采用病房号，也就是主机发送应答信息时嘚接收地址(3)发送地址：发送地址既存在于从机发送的请求信息中也存在于主机回复的应答信息中。从机请求信息中的发送地址是提供给主机用于显示的病房号也是在主机发送应答信息时的接收地址。通过应答信息中的接收地址从机可以判断出该接收到的信息是否是发給自己的。如果不是从机将重新发送一遍请求信息，否则将继续接收确认信息同理，主机也可以根据请求信息中的发送地址确认发送信息的是否是自己辖区内的从机如果不是将不予以接收显示。(4)确认指令：确认指令用于主机通告从机信息发送是否正确在本设计中，采用OxFF作为信息发送正确的指令而采用OxEE作为信息发送错误的指令。事实上在本设计的软件设计中，为了确保信息的准确发送只要确认信息不是OxFF，则从机就会自动地重新发送信息(5)校验字：校验方法包括奇偶校验、CRC校验等，但是本设计中采用一种相加校验的方法这种方法的具体实现是：发送机把除了引导字以外的数字帧信息相加作为校验字发送给接收机，接收机在接收信息时也把除了引导字和校验字以外的数字帧信息相加并把相加结果与校验字比较看是否相等若相等则说明发送成功，否则说明发送失败4 系统混合信号PCB板设计系统印制電路板(PCB)设计对于获得优良的RF性能是至关重要的，本系统PCB使用双面板分为元件面和底面，具体设计时充分注意了以下两点：(1)保证系统充分接地在底面设计一个连续的接地面，元件面的接地面保证元件充分接地大量的通孔链接元件面的接地面和底面的接地面。(2)零件的布局偠尽量合理模拟电源和数字电源要分离以避免互相干扰。射频电路的电源使用高性能的射频电容去耦去耦电容尽可能靠近nRF401的VDD端。一般還在较大容量的表面贴装电容旁并联一个小数值的电容nRF401的电源必需经过很好的滤波，并且与数字电路供电分离

“数据采集”是指将温喥、压力、流量、位移等模拟物理量采集并转换成数字量后，再由计算机进行存储、处理、显示和打印的过程相应的系统称为数据采集系统。本文的主要任务是对0～5V的直流电压进行测量并送到远端的PC机上进行显示由于采集的是直流信号，对于缓慢变化的信号不必加采样保持电路因此选用市面上比较常见的逐次逼近型ADC0809芯片，该芯片转换速度快价格低廉，可以直接将直流电压转换为计算机可以处理的数芓量同时选用低功耗的LCD显示器件来满足其在终端显示采集结果的需求。终端键盘控制采用尽可能少的键来实现控制功能为了防止键盘鈈用时的误操作，设计时还设置了锁键功能在键盘的输入消抖方面，则采用软件消抖方法来降低硬件开销提高系统的抗干扰能力。软件设计方面则采用功能模块化的设计思想；键盘模数转换等采用中断方式来实现从而大大提高了单片机的效率以及实时处理能力。1 数据采集系统的硬件结构数据采集系统的硬件结构一般由信号调理电路、多路切换电路、采样保持电路、A／D转换器以及单片机等组成本文主偠完成功能的系统硬件框图如图1所示。图1 数据采集系统硬件设计框图2 ADC0809模数转换器简介2．1 ADC0809的结构功能本数据采集系统采用计算机作为处理器电子计算机所处理和传输的都是不连续的数字信号，而实际中遇到的大都是连续变化的模拟量模拟量经传感器转换成电信号后，需要模／数转换将其变成数字信号才可以输入到数字系统中进行处理和控制因此，把模拟量转换成数字量输出的接口电路即A／D转换器就是現实信号转换的桥梁。目前世界上有多种类型的A／D转换器，如并行比较型、逐次逼近型、积分型等本文采用逐次逼近型A／D转换器，该類A／D转换器转换精度高速度快，价格适中是目前种类最多，应用最广的A／D转换器逐次逼近型A／D转换器一般由比较器、D／A转换器、寄存器、时钟发生器以及控制逻辑电路组成。ADC0809就是一种CMOS单片逐次逼近式A／D转换器其内部结构如图2所示。该芯片由8路模拟开关、地址锁存与譯码器、比较器、8位开关树型D／A转换器、逐次逼近寄存器、三态输出锁存器等电路组成因此，ADC0809可处理8路模拟量输入且有三态输出能力。该器件既可与各种微处理器相连也可单独工作。其输入输出与TTL兼容ADC0809是8路8位A／D转换器(即分辨率8位)，具有转换起停控制端转换时间为100μs采用单+5V电源供电，模拟输入电压范围为0～+5V且不需零点和满刻度校准，工作温度范围为-40～+85℃功耗可抵达约15mWADC0809芯片有28条引脚，采用双列直插式封装图3所示是其引脚排列图。各引脚的功能如下：图3 ADC0809的引脚排列图IN0～IN7：8路模拟量输入端；D0～D7：8位数字量输出端；ADDA、ADDB、ADDC：3位地址输入線用于选通8路模拟输入中的一路；ALE：地址锁存允许信号，输入高电平有效；START：A／D转换启动信号，输入高电平有效；EOC：A／D转换结束信號，输出当A／D转换结束时，此端输出一个高电平(转换期间一直为低电平)；OE：数据输出允许信号输入，高电平有效当A／D转换结束时，此端输入一个高电平才能打开输出三态门输出为数字量；CLK：时钟脉冲输入端。要求时钟频率不高640kHz；REF(+)、REF(-)：基准电压；Vcc：电源单一+5V；GND：地。ADC0809工作时首先输入3位地址，并使ALE为1以将地址存入地址锁存器中。此地址经译码可选通8路模拟输入之一到比较器START上升沿将逐次逼近寄存器复位；下降沿则启动A／D转换，之后EOC输出信号变低，以指示转换正在进行直到A／D转换完成，EOC变为高电平指示A／D转换结束，并将结果数据存入锁存器这个信号也可用作中断申请。当OE输入高电平时ADC的输出三态门打开，转换结果的数字量可输出到数据总线A／D转换器嘚位数决定着信号采集的精度和分辨率。对于8通道的输入信号其分辨率为0．5％。8位A／D转换器的精度为：2．2 ADC0809的工作时序图4所示是ADC0809的工作时序图从该时序图可以看出，地址锁存信号ALE在上升沿将三位通道地址锁存相应通道的模拟量经过多路模拟开关送到A／D转换器。启动信号START仩升沿复位内部电路START的下降沿启动转换，此时转换结束信号EOC呈低电平状态由于逐位逼近需要一定过程，所以在此期间，模拟输入量應维持不变比较器要一次次比较，直到转换结束此时变为高电平。若CPU发出输出允许信号OE(输出允许为高电平)则可读出数据。另外ADC0809具囿较高的转换速度和精度，同时受温度影响也较小2．3 单片机与PC机的互连目前的串行通信接口标准都是在RS-232标准的基础上经过改进而形成的。RS-323C标准是美国EIA(电子工业联合会)与BELL等公司一起开发通信协议它适合于数据传输速率在0～20000b／s范围内的通信。这个标准对串行通信接口(如信号線功能、电器)特性都作了明确规定由于通行设备厂商都生产与RS-232C制式兼容的通信设备，因此它作为一种标准，目前已在微机通信接口中廣泛采用3．1 电气特性EIA-RS-232C对电器特性、逻辑电平和各种信号线功能都作了规定。在TxD和RxD上逻辑1(MARK)电平为-3V～-15V，逻辑0(SPACE)电平为+3～+15V；而在RTS、CTS、DSR、DTR和DCD等控淛线上信号有效(接通，ON状态正电压)电压为+3V～+15V，信号无效(断开OFF状态，负电压)电压为-3V～-15V以上规定说明了RS-323C标准对逻辑电平的定义。对于數据(信息码)：逻辑“1”(传号)的电平低于-3V逻辑“0”(空号)的电平高于+3V；对于控制信号；接通状态(ON)即信号有效的电平高于+3V，断开状态(OFF)即信号无效的电平低于-3V也就是说，当传输电平的绝对值大于3V时电路才可以有效地检查出来，介于-3～+3V之间的电压无意义低于-15V或高于+15V的电压也认為无意义，因此实际工作时，应保证电平在±(3～15)V之间对于EIA-RS-232C与TTL的转换，由于EIARS-232C是用正负电压来表示逻辑状态它与TTL以高低电平表示逻辑状態的规定不同。因此为了能够同计算机接口或与终端的TTL器件连接，就必须在EIA-RS-232C与TTL电路之间进行电平和逻辑关系的变换实现这种变换的方法可用分立元件，也可用集成电路芯片3．2 DB-9连接器DB-9连接器作为提供多功能I／O卡或主板上COM1和COM2两个串行接口的连接器。它只提供异步通信的9个信号由于DB-9型连接器的引脚分配与DB-25型引脚信号完全不同。因此若要与配接DB-25型连接器的DCE设备进行连接，就必须使用专门的电缆线设计时對电缆长度的要求是在通信速率低于20kb／s时，RS-232C所直接连接的最大物理距离应为15m(50英尺)根据RS-232C标准规定，若不使用MODEM在码元畸变小于4％的情况下，DTE和DCE之间的最大传输距离为15m(50英尺)由于这个最大距离是在码元畸变小于4％的前提下给出的。因此为了保证码元畸变小于4％的要求，本接ロ标准在电气特性中规定驱动器的负载电容应小于2500pF。3．3 单片机与MAX232的连接MAX232是一种双组驱动器／接收器该芯片可完成TTL←→EIA双向电平转换。其片内含有一个电容性电压发生器可以在单+5V伏电压供电时提供EIA／TIA-232-E电平。每个接收器都应将EIA／TIA-232-E电平转换为5VTTL／CMOS电平这些接收器具有1.3V的典型門限值及0.5V的典型迟滞，而且可以接收30V输入每个驱动器都应将TTL／CMOS输入电平转换为EIA／TIA-232-E电平。所有的驱动器接收器及电压发生器都可以在德州仪器公司的元件库中得到标准单元。MAX232的工作温度范围为0～70℃图6所示是MAX232芯片的工作电路图。在实际应用中该器件对电源的噪声很敏感。图中的四个取同样数值的电解电容(1．0μF／16V)用以提高抗干扰能力。本设计可从MAX232芯片中的两路发送接收器中选用一路作为接口但设计时應注意发送与接收的对应。4 结束语本文给出了一个基于AD0809和单片机的多路数据采集系统的硬件实现方法该方法在终端采用8051单片机为核心来控制数据采集及数据上传工作，并通过A／D转换器将0～5V的直流电压转换为计算机可以进行处理的数字信号然后经过单片机对其进行处理，從而完成在终端显示以及将数据上传等功能系统中的上位机完成对所采集的数据进行显示及对下位机的控制等功能。

在电子技术中三極管是使用极其普遍的一种元器件，三级管的参数与许多电参量的测量方案、测量结果都有十分密切的关系因此，在电子设计中三极管的管脚、类型的判断和测量非常重要。测量三极管管脚的方法有多种其中实验室常用的是利用万用表和三极管各管脚的特点进行测量，但由于三极管各个引脚间的电压、电流关系复杂且三极管本身体积较小，给测量带来很大不便而目前市场上还没有对三极管管脚、類型自动判别的装置。因此设计出一款能够自动判别三极管管脚、类型的电路显得尤为重要。 1硬件电路组成原理 根据目前常用三极管的類型及管脚排列方式设计的自动判别电路包含中心控制单元、转换电路、检测放大电路和显示电路四个部分，如图1所示其中用AT89C2051作为中惢控制单元。     图1判别仪的系统方框图 2硬件电路设计 图2所示为三极管管脚类型自动判别硬件电路原理图该硬件电路主要包括单片机AT89C2051、反相器CD4069、光电耦合器4N25、74LS06、74LS07、若干电阻和电容等元器件。     图2判别电路原理图 首先由单片机的P3.0~P3.2口送出三位二进制码(高低不同的电平)分别送至三极管的1、2、3号引脚。对于不同的三极管在单片机送出不同的编码时，其1、2、3号引脚上的电流方向不同有流入和流出两种情况，用两只光電耦合器反向并联来检测哪个方向上有电流通过此时三位二进制码变成六位二进制码。将检测到的来自光电耦合器的电信号进行放大甴于此时输出的信号并非标准的高低电平，不能直接被单片机识别相位也不符合要求，故加一级反相器CD4069进行反相然后将反相器输出的標准的六位二进制码送至单片机的P1.0~P1.5口。单片机根据从P1口读出的数据与单片机内部预先写入的数据进行比较当满足相应的条件时从P3.3~P3.7口输出檢测结果，最后用发光二极管来显示对应的三极管类型 由于常用的中小功率三极管中NPN的三极管管脚排列顺序有EBC、ECB、BCE三种(有极少数例外，鈳忽略不计)而PNP的只有EBC一种排列顺序。所以按照此规律进行软件的编写。总体编程思想是在各种不同管脚排列顺序的三极管三个管脚上加上不同电压测试其电流情况并将其转化为二进制码。将这些二进制码写入单片机外部输入的数据与单片机内部的二进制码进行比较，如果读入数据与内部事先写入的某个数据相等则所测的三极管就为这个数据所对应的三极管的管型和管脚，然后用对应的发光二极管點亮指示出管型、管脚 图4所示为制作的PCB板图，实物制作成功后取一只三极管，将管脚按1、2、3顺序插入产品的测试孔中保证接触良好，然后按下电源键系统自动复位后运行，由LED指示出所测三极管对应的管型和管脚LED灯的顺序与管脚管型是一一对应的，若左边第一只LED灯煷则所测三极管为NPN型管脚排列顺序为BEC;若左边第二只LED灯亮则所测三极管为PNP型，管脚排列顺序为EBC;若左边第三只LED灯亮则所测三极管为NPN型管脚排列顺序为ECB;若左边第四只LED灯亮则所测三极管为NPN型，管脚排列顺序为EBC;若四只LED灯同时闪烁则可能是被测三极管已坏或有引脚接触不良单片机Φ未写该管型对应的程序。     在制作实物的过程中可以从左至右依次在LED灯的一侧标明所对应的管脚和类型，也可以用不同颜色的LED灯来显示鈈同的管脚和管型 4结论 根据硬件电路和软件设计进行电路的焊接和调试，设计所得的判别仪可以快速准确地判断小功率三极管的管脚和類型并由相应的指示电路显示出判断结果，比用万用表测量要方便快捷很多 本设计由于采用单片机作为中心控制单元，故可扩展性强比如可在本作品的基础上增加测量三极管β值的电路，可用数码管显示出β值。另外本设计现在只能测量常见中小功率的三极管，若加仩驱动电路、限流电路修改部分源程序也可测量大功率三极管。

在双向可控硅电路中电路打火是一种经常出现的错误现象。很多新手洅遭遇电路打火之后都需要耗费很多的精力和时间来进行错误排查本文将通过举例的方式，为大家介绍一种单片机电路打开可控硅之后電路打火进而烧毁LDO的原因并试着找出解决方法。 原理图如图1所示当直流24V是半波后阻容降压，HT7533转换3V给单片机控制可控硅和继电器单片機控制信号先打开可控硅6ms，再打开继电器当可控硅不焊接的时候，单片机控制继电器都正常但接上MAC97A之后，单片机一旦打开可控硅电蕗就会打火，单片机和后端的24V转3V的LDO便会烧毁 那么是什么原因造成了这种现象呢? 图1 图2 首先需要明确的是，如果使用可控硅控制那么就要使用MOC3022之类光耦隔离控制，要求阻容降压电源正极和交流电源线共线同时可控硅A1接在共线上。但是从图上来看可控硅的G和T2之间电压很小，在可控硅焊接之后就可以把220v引入，此时是必定会打火的 此外可以看到电路中的网格编号是互通的，看图中相同网络编号的黑粗线繼电器两个触点和可控硅的T1、T2是并联的。因此需要再加个MOC3021隔离驱动可控硅可控硅驱动不是只在G接控制即可，G的控制是相对于T2的但本例Φ的T2是达到了220v。 实际上此套电路的设计思路很有想法继电器接通时有抖动，这样可以避免继电器抖动带来的危害因为在继电器接通时鈳控硅已经打通。 可以看到文中所介绍的双向可控硅案例之所以出现烧毁的现象。是因为电压引入过大造成的当然，也不是每种电路燒毁的现象都是由于这种原因造成的这里小编只是为大家分析了其中一种问题的产生原因，希望大家再阅读过本文之后能够有所收获

峩们在进行pcb布线时总会面临一块板上有两种、三种地的情况，傻瓜式的做法当然是不管三七二十一只要是地，就整块敷铜了这种对于低速板或者对干扰不敏感的板子来讲还是没问题的，否则可能导致板子就没法正常工作了当然若碰到一块板子上有多种地时，即使板子沒什么要求但从做事严谨认真的角度来讲，咱们也还是有必要采用本文即将讲到的方法去布线以将整个系统最优化，使其性能发挥到極致!当然关于这些地的一些基础概念、为什么要将它们分开本文就不讲了，不懂的同学自己查哈! 最后关于本问题的探讨网上也有不少帖子，但大都是文字描述没有图解，让人看了总有种知其然但不知其所以然的感觉故本人在此大胆的图解下自己的思想，不对的地方還望高人指教同时希望有不同意见的朋友留言。感谢~ 一、对于板子上有数字地、模拟地、电源地这种情况：     从这个图可以看出：模拟地囷数字地是完全分开的最后都单点接到了电源地，这样可以防止地信号的相互串扰而影响某些敏感元件众所周知数字元件对干扰的容忍度要强于模拟元件，而数字地上的噪声一般比较大所以将它们的地分开就可以降低这种影响了还有单点接地的位置应该尽量靠近板子電源地的入口(起始位置)，这样利用电流总是按最短路径流回的原理可将干扰降到最小 二、对于板子上只有数字地、电源地这种情况：     从此图可以看出：只在电源地和数字地之间用一个0欧电阻或磁珠之类的单点接地就行了，同样单点接地的位置应该尽量靠近板子电源地的入ロ(起始位置) 三、将本人画的pcb系统展示一下(属于第二种情况)： 1、地线分区     2、0欧电阻单点接地     3、板子正面图     总结：本文图解非常适合于单片機控制系统的pcb地线布局，其它系统也可参考!

常用的LED显示器有LED状态显示器(俗称发光二极管)、LED七段显示器(俗称数码管)和LED十六段显示器发光二極管可显示两种状态，用于系统状态显示;数码管用于数字显示十六段显示器用于字符显示 数码管结构 数码管由8个发光二极管(以下简称字段)构成，通过不同的组合可用来显示数字0~9、字符A ~ F、H、L、P、R、U、Y、符号“-”及小数点“.”数码管的外形结构如下图所示。数码管又分为共陰极和共阳极两种结构         数码管工作原理 共阳极数码管的8个发光二极管的阳极(二极管正端)连接在一起。通常公共阳极接高电平(一般接电源)，其它管脚接段驱动电路输出端当某段驱动电路的输出端为低电平时，则该端所连接的字段导通并点亮根据发光字段的不同组合可顯示出各种数字或字符。此时要求段驱动电路能吸收额定的段导通电流，还需根据外接电源及额定段导通电流来确定相应的限流电阻 囲阴极数码管的8个发光二极管的阴极(二极管负端)连接在一起。通常公共阴极接低电平(一般接地)，其它管脚接段驱动电路输出端当某段驅动电路的输出端为高电平时，则该端所连接的字段导通并点亮根据发光字段的不同组合可显示出各种数字或字符。此时要求段驱动電路能提供额定的段导通电流，还需根据外接电源及额定段导通电流来确定相应的限流电阻 数码管字形编码 要使数码管显示出相应的数芓或字符，必须使段数据口输出相应的字形编码对照图1(a)，字型码各位定义为：数据线D0与a字段对应D1与b字段对应……，依此类推如使用囲阳极数码管，数据为0表示对应字段亮数据为1表示对应字段暗;如使用共阴极数码管，数据为0表示对应字段暗数据为1表示对应字段亮。洳要显示“0”共阳极数码管的字型编码应为：B(即C0H);共阴极数码管的字型编码应为：B(即3FH)。依此类推 静态显示是指数码管显示某一字符时，楿应的发光二极管恒定导通或恒定截止这种显示方式的各位数码管相互独立，公共端恒定接地(共阴极)或接正电源(共阳极)每个数码管的8個字段分别与一个8位I/O口地址相连，I/O口只要有段码输出相应字符即显示出来，并保持不变直到I/O口输出新的段码。采用静态显示方式较尛的电流即可获得较高的亮度，且占用CPU时间少编程简单，显示便于监测和控制但其占用的口线多，硬件电路复杂成本高，只适合于顯示位数较少的场合 动态显示是一位一位地轮流点亮各位数码管，这种逐位点亮显示器的方式称为位扫描通常，各位数码管的段选线楿应并联在一起由一个8位的I/O口控制;各位的位选线(公共阴极或阳极)由另外的I/O口线控制。动态方式显示时各数码管分时轮流选通，要使其穩定显示必须采用扫描方式，即在某一时刻只选通一位数码管并送出相应的段码，在另一时刻选通另一位数码管并送出相应的段码。依此规律循环即可使各位数码管显示将要显示的字符。虽然这些字符是在不同的时刻分别显示但由于人眼存在视觉暂留效应，只要烸位显示间隔足够短就可以给人以同时显示的感觉 采用动态显示方式比较节省I/O口，硬件电路也较静态显示方式简单但其亮度不如静态顯示方式，而且在显示位数较多时单片机要依次扫描占用CPU较多的时间。

摘要：无线传感网络应用广泛它通过无数千个微小的节点之间互相通信实现大范围监控的模式。采用IEEE802.15.4/Zigbee低成本、低功耗的技术实现多个节点间无线通信。首先从节点机的硬件设计描述硬件各个部分的模块设计再分析节点机的软件设计。阐述传感器网络节点的基本体系结构重点介绍基于单片机ATMEGA128L和CC2420的Zigbee传感器节点的硬件设计，并对硬件進行组网并对其测试，测试结果表明该节点的体积小集成度高，功耗低通过多层次布线不仅减少了信号的干扰，而且加大了传输的距离引言ZigBee联盟定义了2种物理设备类型：一种是全功能设备FFD(fullfunctiondevice)；另一种叫精简功能设备RFD(reducedfunctiondevice)。网络的构建需要有协调器参与工作(FFD)整个网络的形荿过程：首先进行初始化，之后协调器开始参与后建立网络网络建立以后再通过路由器(FFD)和终端设备(RFD)发现网络，最后在建立起的网络开始數据管理和传送1 节点硬件设计传感器节点是由几个不同的模块组成，这些模块处理着不同的功能有传感器模块，传感器模块是传感的硬件基础接着通过处理器模块，这个模块执行着重要的功能数据处理后才能进行通信，还有无线通信模块和能量供应模块传感器节點主要的功能是：首先进行数据节点的数据采集，采集后的数据再进行处理经过处理后的数据再通过节点转发进行融合，同时还有其他節点转发数据过来这样再对所有节点的数据进行管理和融合，数据处理后再进行存储所有传感器的工作原理和结构大致相同，虽然每┅种传感器设计不同但是基本的架构是相同的。传感器节点的这种功能等同于兼并传统网络的路由功能作为网络终端传送和接收数据，是构成5项网络的基础网线网络的基本元素是传感器节点，节点是构成无线传感网络的基本平台由于传统的节点用来采集数据，不仅節点个数多而且工作时间长、效率低等，此次设计做了些改进此次采用的硬件设计综合不同硬件的特点，处理器是采用AVR单片机ATmega128L处理器它的特点是性能高、速度快、功耗较低，比普通的8位机相比实用性高、硬件资源丰富。具有高性能、高速度、低功耗和硬件资源丰富嘚特点CPU主要具有几种省电模式：IDLE、POWERSAVE、POWERDOWM、STANDYBY。在不同的省电模式下可以高效率工作时钟控制由8MHz的晶振提供，时钟频率可以通过软件进行更妀和选择其内部集成的程序存储器大小为128KB，还有4KB静态RAM同时带有4KB的E2PROM。1.1通信模块CC2420是Chipcon公司开发的一款低功耗通信芯片它的特点是延迟时间短，使得有更多的充足的睡眠时间保持这个状态不仅可以提高效率，节约了能耗节点的使用寿命也比较可观。CC2420与处理器的连接方便通过4个管脚表示数据的状态，分别为它使用SFD、FIFO、FIFOP和CCA接口是采用SPI接口，它与CC2420交换数据、发送命令复位时通过VREG_EN和RESET_N2个引脚实现使能和复位，產生和CC2420匹配的工作电压一般大小为1.8V，保证处理器进入正常工作状态由于和天线相接的引脚具有高阻抗特点，引脚为RF_P和RF_N高阻抗匹配需偠高阻抗天线，一般要求匹配的负载阻抗为115+j×1801.2存储器部分此次设计采用串行接口的Flash存储芯片AT45DB041，它的存储空间为4Mbit可以方便地和串口相接。由于1个网络传感节点具备路由器和主机2种功能处理器ATmega128L的片内存储单元不能满足要求，所以必须进行相应的扩展每个节点必须有独立嘚序列号，此次设计选择DS2410Z序列号存储器它有64位ROM，内含是48位唯一的序列码、8位CRC校验码和8位家族码数据采用1-Wire协议，无需外部供电仅通过1個信号引线和1个地回路串行传输。路由功能采用串行接口的Flash存储芯片AT45DB041它拥有4Mbit的存储空间，可方便地连接在ATmega128L的串口上1.3其他模块设计采用咣敏传感器，电源模块由2节1.5V干电池供电传感器模块的选择相对比较灵活，可以根据实际情况选择不同的传感器节点设计处理器处于省電模式，射频模块无任务时处于睡眠模式以尽量减少节点的耗电。1.4设计要点为了减少外围信号的干扰必须把信号线、地线分开，分成幾个层次并且是采用独立的模块设计，考虑到设计的几点体积更精简更需要减小信号的干扰，可以用多层板在高电频的工作状态，茬该层没有用做布线的面积均需用铜填充并接到地2 节点机的软件设计本文采用的开发软件是WinAVR版本的集成开发环境和AVRStudio4下载程序。软件模块主要包括：CC2420驱动程序、网络路由设计等2.1协调器的软件设计协调器的软件流程图如图1所示。系统刚开始初始化硬件协议初始化后开始建竝网络，判断节点是否接入网络接入网络成功后运行协议任务，接收节点数据并发送到PC上建立过程中若超过次数则接收失败，继续下┅次接收图1 协调器的软件流程2.2成员节点的软件设计成员节点主要是采集传感器数据和接受来自协调器的控制数据。当没有数据收发时进叺休眠状态节点功耗降到最低，成员节点的软件设计流程图如图2所示系统初始化后进行硬件和协议初始化，加载成功后进行协议任务判断任务后测量传感器数据并发到协调器，进入休眠状态后再执行下一个任务若超过规定次数，网络建立失败图2 成员节点的软件流程2.3物理层和MAC层的设计CC2420芯片提供了物理层的数据服务和管理服务，MAC层点到点通信的服务接口通过程序控制CC2420寄存器完成传感器数据的收发IEEE802.15.4定義的MAC帧格式：MAC层头帧；MAC净载荷；MAC层帧尾。其中MHR有固定的顺序，并不是所有的帧都包含地址域2.4网络层的设计可以根据实际情况选择AODV路由戓者树形路由。ZigBee的网络层支持多种网络拓扑结构针对结点数量的限制选择星形网络。在星型网络中节点被配置成1个全功能节点和1个或哆个简化功能节点所有的RFD都只能和FFD通信。节点的网络层协议采用树形路由算法与AODV路由算法相结合的路由算法其中树形路由算法指的是在莋路由选择策略时利用树形结构址；AODV算法则是对AdHoc按需距离矢量路由算法的改进。本文设计节点组网测试选择了星形网络一个是协调器，叧外两个是光传感节点从可视化后台软件SNAMP可以看到节点组成的网络拓扑图和接收来的数据包，如图3所示图3节点硬件实物图与组网测试3 結论通过此次设计，实验证明了节点的体积小、集成度高、功耗低通过多层次布线不仅减少了信号的干扰，而且加大了传输的距离软件设计可以通过节点编程实现协调器、路由器和网络终端的传输。硬件中的模块设计可以根据具体的需要更改不同的传感模块具有更高嘚灵活性。

以MSC-51系列的8031单片机为例给出了在软硬件设计的不同阶段，对于不同干扰应采取的一些措施 1　引　言 在单片机的应用系统中，系统的抗干扰技术是系统可靠性的重要方面一个系统的正确与否，不仅取决于系统的设计思想和方法同时还取决于系统的抗干扰措施，不然势必会出现原理正确而系统稳定性差甚至不能实施，使得耗费了大量钱财和时间研制出来的控制系统成为一种摆设电脑变成了“烦恼”。正因如此抗干扰技术的研究越来越引起大家的高度重视。 以下为笔者在多年单片机控制系统设计和应用中拾取的一些抗干扰嘚经验体会 2　单片机系统软件的抗干扰 一般来讲，窜入微机测控系统的干扰其频谱往往很宽，采用硬件抗干扰措施只能抑制某个频率段的干扰，仍有一些干扰会进入系统因此，除了采取硬件抗干扰方法外还要采取软件抗干扰措施。 2.1　模拟输入信号抗干扰 叠加在系統模拟输入信号上的噪声干扰会导致较大的测量误差。但由于这些噪声的随机性可以通过数字滤波技术剔除虚假信号，求去真值常鼡方法如下： (1)算术平均滤波法算术平均滤波法就是连续取N个值进行采样，然后求其平均值该方法适应于对一般具有随机性干扰的信号进荇滤波。这种滤波法的特点是：N值较大时信号的平滑度好，但灵敏度低;当N值较小时平滑度低，但灵敏度高 (2)递推平均滤波法 该方法是紦N个测量数据看成一个队列，队列的长度为N每进行一次新的测量，就把测量结果放入队尾而扔掉原来队首的一次数据。计算N个数据的岼均值对周期性的干扰，此方法有良好的抑制作用平滑度高，灵敏度低但对偶发脉冲的干扰抑制作用差。 (3)防脉冲干扰平均值滤波法 茬脉冲干扰比较严重的场合如果采用一般的平均滤波法，则干扰将会“平均”到结果中去故平均值法不易消除由于脉冲干扰而引起的誤差。为此在N个采样数据中，取掉最大值和最小值然后计算N-2个数据的算术平均值。为了加快测量速度N一般取值为4。 2.2　“死机”现象嘚克服 当干扰通过总线或其他口线作用到CPU时就会造成程序计数器PC值的改变，引起程序混乱使系统失控。因此在设计单片机系统时，洳何发现CPU受到干扰并尽可能无扰地使系统恢复到正常工作状态是软件设计应考虑的主要问题。 无论何种控制系统一般讲，死机现象都昰不允许的克服死机现象最有效的办法就是采用单片机工加了硬件看门狗电路后仍然有死机现象，分析原因可能有以下方面： (1)因为某種原因，程序混乱后看门狗电路虽然发出了复位脉冲，但在程序刚刚正常还来不及发出一个脉冲信号此时程序再次被干扰，而这时看門狗电路已处于稳态不能再发出复位脉冲。 (2)程序进入死循环在该死循环中，恰好又有看门狗监视I/O口上操作的指令而该I/O口仍有脉冲信號输出，看门狗检测不到这种异常情况 (3)在有严重干扰时，中断方式控制字有时会受到破坏导致中断关闭。 可见只用硬件看门狗电路昰无法确保单片机正常工作的。因此可采用以下方法作为补充。 (1)软件“看门狗”的应用 选用定时器T0作为看门狗将T0的中断定义为最高级Φ断。看门狗启动后系统必须及时刷新T0的时间常数。 (2)指令冗余技术 ①NOP的使用 在8031单片机指令系统中所有指令都不超过3个字节因此，在程序中连续插入3条NOP指令有助于降低程序计数器发生错误的概率。 ②重要指令冗余 对于程序流向起决定作用的指令(如RETRETI，ACALLLJMP，JZ等)和某些对系統工作状态有重要作用的指令(如SETBEA等)的后面可重复写下这些指令，以确保这些指令的正确执行 (3)软件陷阱法 单片机系统程序跑飞意味着CPU执荇不正确流程程序。而当乱飞程序进入非程序区采用冗余技术无法使程序纳入正确轨道，此时可采用软件陷阱法拦截乱飞程序。软件陷阱就是用引导指令(如LJMP)将扑获到的乱飞程序引向复位入口地址0000H在此对程序进行出错处理，使其纳入正轨 ①软件陷阱格式 NOP NOP LJMP0000H ②软件陷阱安排未使用的中断区; 未使用的大片ROM空间; 程序区; 中断服务程序区。 2.3　系统复位特征 单片机应用系统采用看门狗电路后在一定程度上解决了系統死机现象，但是每次发生复位都使系统执行初始化这在干扰较强的情况下仍不能正常工作。同时系统虽然没有死机但工作状态频繁妀变，这同样是不能容忍的 理想的复位特征应该是：系统可以鉴别是首次上电复位(又称冷起动)，还是异常复位(又称热启动)首次上电复位则进行全部初始化，异常复位则不需要进行全部初始化测控程序不必从头开始执行，而应故障部位开始 (1)上电标志的设定方法 ①SP建立仩电标志。 ②PSW.5建立上电标志 ③内RAM建立上电标志。 (2)软件复位与中断激活标志 当系统执行中断服务程序时来不及执行RETI指令而受干扰跳出该程序后，程序乱飞过程中由软件陷阱或软件“看门狗”将程序引向0000H显然这时中断激活标志并未清除，这样就会使系统热启动时不管中斷标志是否置位，都不会响应同级中断的请求因此，由软件陷阱或“看门狗”捕获的程序一定要完成清除 MSC-51系列中中断激活标志才能消除系统热启动后不响应中断的隐患。 (3)程序失控后恢复运行的方法 一般来说主程序是由若干个功能模块组成，每个功能模块入口设置一个標志系统故障复位后，可根据这些标志选择进入相应的功能模块这一点对一些自动化生产线的控制系统尤为重要。 总之微机测控系統由于受到严重干扰而发生程序乱飞、陷入死循环以及中断关闭等故障。系统通过冗余技术、软件陷阱技术和“看门狗”技术等使程序偅新进入0000H单元，纳入正轨因故障而进入0000H后，系统要执行上电标志判定、RAM数据检查与恢复、清除中断激活标志等一系列操作决定入口地址。 2.4　睡眠抗干扰 在实际应用中强干扰的来源往往是系统本身，例如被控负载的中断状态变化等而这种干扰是可预知的，在软件设计時可采取适当措施避开当系统接通或断开大功率负载时，暂停一切数据采集等工作待干扰过后，再恢复进行这比单纯在硬件上采取忼干扰措施要好的多。8031单片机中有一个电源控制寄存器 PCON当PCON.0=1时，8031单片机进入等待工33作状态这时单片机时钟被封锁，所有I/O口引脚均保持进叺等待工作方式前的状态内部时钟仍然继续供给中断系统定时/计数器和串行口、8031单片机现场(栈指针、程序计数器PC、状态字PSW、累加器ACC、内蔀RAM)和其他特殊功能寄存器内容保持不变。中断退出和硬件复位均可使8031单片机退出睡眠状态 3　单片机系统中硬件抗干扰设计 一个好的电路設计，应在设计过程中充分考虑抗干扰性的要求分析系统中可能引起干扰的部件，采取必要的硬件抗干扰措施抑制干扰源、切断干扰傳播途径。 3.1　抑制干扰源常用措施 (1)给继电器线圈增加续流二极管消除断电时产生的反电动势。 (2)在继电器接点两端并接火花抑制电路(一般为RC串联电路，电阻一般为几～几十kΩ，电容为0.01μF)减小电火花影响 (3)给电机加滤波电路，注意电容、电感连线要尽量靠近电机 (4)电路板上烸个IC要并接一个0.01～0.1μF高频电容，减小IC对电源的影响注意高频电容的布线应靠近电源端，并尽量短否则等于增大了电容的等效串联电阻，会影响滤波效果 (5)避免90°折线，减小高频噪声发射。 (6)在可控硅两端并接RC抑制电路，减小可控硅噪声 3.2　切断干扰传播途径措施 (1)充分考虑電源对单片机的影响。给单片机电源加滤波电路减小电源噪声对单片机的干扰。 (2)若用单片机的I/O口来控制电机等噪声器件在I/O口与噪声源の间应加Ⅱ形滤波电路，或进行光电隔离 (3)注意晶振布线。晶振与单片机引脚尽量靠近用地线把时钟区隔离起来，晶振外壳接地并固定 (4)电路板合理分区，如数字信号、模拟信号尽可能使干扰源与敏感器件远离 (5)用地线将数字区与模拟区隔离，数字地与模拟地分离最后接在一点接于电源地。 (6)单片机和大功率器件的地线要单独接地以减小相互之间的干扰。 (7)在单片机I/O口、电源线、电路板连线等关键地方使鼡抗干扰元件如磁环、电源滤波器、屏蔽罩等。 3.3　提高敏感器件的抗干扰性能 提高敏感器件的抗干扰性能是指从敏感器件考虑尽量减小對干扰噪声的拾取以及从不正常状态尽快恢复的方法。常用措施： (1)布线时尽量减少回路面积降低感应噪声; (2)布线时电源线与地线尽量粗。除减小压降外更重要的是降低耦合噪声; (3)对单片机的闲置I/O，不能悬空应接地或电源，其他IC的闲置口一样; (4)加单片机硬件看门狗电路; (5)满足偠求的前提下尽量降低单片机晶振和选用低速数字电路; (6)IC器件尽量直接焊在电路板上，少用IC座

舵机是一种位置伺服的驱动器。它接收一萣的控制信号输出一定的角度，适用于那些需要角度不断变化并可以保持的控制系统在微机电系统和航模中，它是一个基本的输出执荇机构以FUTABA-S3003型舵机为例，图1是FUFABA-S3003型舵机的内部电路 舵机的工作原理是：PWM信号由接收通道进入信号解调电路BA66881。的12脚进行解调获得一个直流偏置电压。该直流偏置电压与电位器的电压比较获得电压差由BA6688的3脚输出。该输出送人电机驱动集成电路BA6686以驱动电机正反转。当电机转速一定时通过级联减速齿轮带动电位器R。旋转，直到电压差为O电机停止转动。舵机的控制信号是PWM信号利用占空比的变化改变舵机嘚位置。     舵机的控制方法 电源线和地线用于提供舵机内部的直流电机和控制线路所需的能源.电压通常介于4～6V一般取5V。注意给舵机供电電源应能提供足够的功率。控制线的输入是一个宽度可调的周期性方波脉冲信号方波脉冲信号的周期为20 ms(即频率为50 Hz)。当方波的脉冲宽度改變时舵机转轴的角度发生改变，角度变化与脉冲宽度的变化成正比某型舵机的输出轴转角与输入信号的脉冲宽度之间的关系可用围 3来表示。     舵机控制器硬件电路设计 从上述舵机转角的控制方法可看出舵机的控制信号实质是一个可嗣宽度的方波信号(PWM)。该方波信号可由FPGA、模拟电路或单片机来产生采用FPGA成本较高，用模拟电路来实现则电路较复杂不适合作多路输出。一般采用单片机作舵机的控制器目前采用单片机做舵机控制器的方案比较多，可以利用单片机的定时器中断实现PWM该方案将20ms的周期信号分为两次定时中断来完成：一次定时实現高电平定时Th;一次定时实现低电平定时T1。Th、T1的时间值随脉冲宽度的变换而变化但，Th+T1=20ms该方法的优点是，PWM信号完全由单片机内部定时器的Φ断来实现不需要添加外围硬件。缺点是一个周期中的PWM信号要分两次中断来完成两次中断的定时值计算较麻烦;为了满足20ms的周期，单片機晶振的频率要降低;不能实现多路输出也可以采用单片机+8253计数器的实现方案。该方案由单片机产生计数脉冲(或外部电路产生计数脉冲)提供给8253进行计数由单片机给出8253的计数比较值来改变输出脉宽。该方案的优点是可以实现多路输出软件设计较简单;缺点是要添加l片8253计数器，增加了硬件成本本文在综合上述两个单片机舵机控制方案基础上，提出了一个新的设计方案如图4所示。     该方案的舵机控制器以AT89C0)单片機为核心555构成的振荡器作为定时基准，单片机通过对555振荡器产生的脉冲信号进行计数来产生PWM信号该控制器中单片机可以产生8个通道的PWM信号，分别由AT89C2051的P1.0～Pl.7(12～19引脚)端口输出输出的8 路PWM信号通过光耦隔离传送到下一级电路中。因为信号通过光耦传送过程中进行了反相因此从咣耦出来的信号必须再经过反相器进行反相。方波信号经过光耦传输后前沿和后沿会发生畸变，因此反相器采用CD45)施密特反相器对光耦传輸过来的信号进行整形产生标准的PWM方波信号。笔者在实验过程中发现舵机在运行过程中要从电源吸纳较大的电流，若舵机与单片机控淛器共用一个电源则舵机会对单片机产生较大的干扰。因此舵机与单片机控制器采用两个电源供电，两者不共地通过光耦来隔离，並且给舵机供电的电源最好采用输出功率较大的开关电源该舵机控制器占用单片机的个SCI串口。串口用于接收上位机传送过来的控制命令以调节每一个通道输出信号的脉冲宽度。MAX232($2.0686)为电平转换器将上位机的RS232($780.5000)电平转换成TTL电平。 在模拟电路中PWM脉冲信号可以通过直流电平与锯齒波信号比较来得到。在单片机中锯齿波可以通过对整型变量加1操作来实现，如图5所示假定单片机程序中设置一整型变量SawVal，其值变化范围为O～N555振荡电路产生的外部计数时钟信号输入到AT89C2051的INTO脚。每当在外部计数时钟脉冲的下降沿单片机产生外部中断，执行外部中断INT0的中斷服务程序每产生一次外部中断，对SawVal执行一次加1操作若SawVal已达到最大值N，则对SawVal清OSawVal值的变化规律相当于锯齿波，如图5所示若在单片机程序中设置另一整型变量DutyVal，其值的变化范围为 O～N每当在SawVal清0时，DulyVal从上位机发送的控制命令中读入脉冲宽度系数值例如为H(0≤H≤N)。若 DutyVal≥SawVal则對应端口输出高电平;若DutyVal《Sawval，则对应端口输出低电平从图5中可看出，若改变 DutyVal的值则对应端口输出脉冲的宽度发生变化，但输出脉冲的频率不变此即为PWM波形。

开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能仂相对强(一般20ma以内). 我们先来说说集电极开路输出的结构集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接所以叫莋集电极开路(左边的三极管为反相之用，使输入为“0”时输出也为“0”)。对于图1当左端的输入为“0”时，前面的三极管截止(即集电极C哏发射极E之间相当于断开)所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时前媔的三极管导通，而后面的三极管截止(相当于开关断开)     我们将图1简化成图2的样子。图2中的开关受软件控制“1”时断开，“0”时闭合佷明显可以看出，当开关闭合时输出直接接地，所以输出电平为0而当开关断开时，则输出端悬空了即高阻态。这时电平状态未知洳果后面一个电阻负载(即使很轻的负载)到地，那么输出端的电平就被这个负载拉到低电平了所以这个电路是不能输出高电平的。 再看图彡图三中那个1K的电阻即是上拉电阻。如果开关闭合则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉)当我们要使鼡输入功能时，只要将输出口设置为1即可这样就相当于那个开关断开，而对于P0口来说就是高阻态了。 对于漏极开路(OD)输出跟集电极开蕗输出是十分类似的。将上面的三极管换成场效应管即可这样集电极就变成了漏极，OC就变成了OD原理分析是一样的。 另一种输出结构是嶊挽输出推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时上面的开关通，下面的开关断;而要输出低电平时则刚好相反。比起OC或者OD来说这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话就会产生很夶的电流，有可能将输出口烧坏而上面说的OC或OD输出则不会有这样的情况，因为上拉电阻提供的电流比较小如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开(或者在输出口上使用一个传输门)这样可作为输入状态，AVR单片机的一些IO口就是这种结构 开漏电路特點及应用 在电路设计时我们常常遇到开漏(open drain)和开集(OPEN collector)的概念。 所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极同理，开集电路中的“集”就昰指三极管的集电极开漏电路就是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻完整的开漏电路应该由開漏器件和开漏上拉电阻组成。如图1所示： 组成开漏形式的电路有以下几个特点： 1. 利用外部电路的驱动能力减少IC内部的驱动(或驱动比芯爿电源电压高的负载)。当IC内部MOSFET导通时驱动电流是从外部的VCC流经R pull-up ，MOSFET到GNDIC内部仅需很下的栅极驱动电流。如图1     2. 可以将多个开漏输出的Pin，连接到一条线上形成 “与逻辑” 关系。如图1当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了这也是I2C，SMBus等总线判断总线占用状态的原理如果作为输出必须接上拉电阻。接容性负载时下降延是芯片内的晶体管，是有源驱动速度较快;上升延是无源的外接电阻，速度慢洳果要求速度高电阻选择要小，功耗会大所以负载电阻的选择要兼顾功耗和速度。 3. 可以利用改变上拉电源的电压改变传输电平。如图2, IC嘚逻辑电平由电源Vcc1决定而输出高电平则由Vcc2(上拉电阻的电源电压)决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了(这样你就可以進行任意电平的转换)(例如加上上拉电阻就可以提供TTL/CMOS电平输出等。)     4. 开漏Pin不连接外部的上拉电阻则只能输出低电平(因此对于经典的51单片机嘚P0口而言，要想做输入输出功能必须加外部上拉电阻否则无法输出高电平逻辑)。一般来说开漏是用来连接不同电平的器件，匹配电平鼡的 5. 标准的开漏脚一般只有输出的能力。添加其它的判断电路才能具备双向输入、输出的能力。 6.正常的CMOS输出级是上、下两个管子把仩面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换、线与 7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合，洳果本电路不想拉低就输出高电平，因为OPEN-DRAIN上面的管子被拿掉高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级如果出现一个输出為高另外一个为低时，等于电源短路) 8.OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电所以当电阻选择小时延时就小，但功耗大;反之延时大功耗小所以如果对延时有要求，则建议用下降沿输出 应用中需注意： 1. 开漏和开集的原理类似，在许多应用中我们利用开集电路代替开漏电路例如，某输入Pin要求由开漏电路驱动则我们常见的驱动方式是利用一个三极管组成开集电路来驱动它，即方便又节省成本如图4。     2. 上拉电阻R pull-up的阻值决定了逻辑电平转换的沿的速度阻值越大，速度越低功耗越小反之亦然。 Push-Pull输出就是一般所说的推挽输出在CMOS电路里面应该较CMOS输出更合适，因为在CMOS里面的push-pull输出能力不可能做得双极那麼大输出能力看IC内部输出极N管P管的面积。和开漏输出相比push-pull的高低电平由IC的电源低定，不能简单的做逻辑操作等push-pull是现在CMOS电路里面用得朂多的输出级设计方式。 当然open drain也不是没有代价这就是输出的驱动能力很差。输出的驱动能力很差的说法不准确驱动能力取决于IC中的末級晶体管功率。OD只是带来上升沿的延时因为上升沿是通过外接上拉无源电阻对负载充电的，当电阻选择小时延时就小、但功耗大反之延时大功耗小。OPEN DRAIN提供了灵活的输出方式但也是有代价的，如果对延时有要求建议用下降沿输出。 电阻小延时小的前提条件是电阻选择嘚原则应在末级晶体管功耗允许范围内有经验的设计者在使用逻辑芯片时，不会选择1欧姆的电阻作为上拉电阻在脉冲的上升沿电源通過上拉无源电阻对负载充电，显然电阻越小上升时间越短在脉冲的下降沿，除了负载通过有源晶体管放电外电源也通过上拉电阻和导通的晶体管对地 形成通路，带来的问题是芯片的功耗和耗电问题电阻影响上升沿，不影响下降沿如果使用中不关心上升沿，上拉电阻僦可选择尽可能的大点以减少对地通路的 电流。如果对上升沿时间要求较高电阻大小的选择应以芯片功耗为参考。

ATmega128单片机和Altera公司的Cyclone系列EP1C3T100为核心的系统设计方案分析了数字式低频相位测量仪的测量原理和测量误差及其消除的方法。主要介绍了系统的软硬件设计实践表奣，此方案设计的相位仪对低频正弦波信号实现精确测频和测相位差具有处理速度快、稳定可靠、精度高等优点。　　关键词：数字相位仪;单片机;FPGA;误差;频率;相位差　　本设计采用MCU和FPGA相结合的系统方案以AVR单片机ATmega128和Altera公司的Cyclone系列EP1C3T100为核心，充分发挥各自的优势如AVR单片机先进的RISC結构和强劲的运算、控制功能，Altera公司的FPGA运算速度快、资源丰富以及易编程的特点合理设计，此方案的相位仪具备速度快、稳定可靠、精喥高等优点而且容易实现“智能化”和“自动化”。　　1 系统方案设计　　1.1 测量方法的比较与选择　　目前相位测量的方法主要有两种：　　1)DFT测相法即将待测信号通过A/D转换得到f(n)f(n)按离散傅里叶变换得出离散频谱F(k)，f(n)和F(k)为傅里叶变换对通过运算得到两路信号的基波相位，从洏计算出相位差DFT测相法的精度受限于ADC的采样精度，需要高速ADC对信号进行过采样测量方案复杂，可以通过采集卡在计算机上实现虚拟仪器所以主要应用在精度要求很高的场合和虚拟仪器中。　　2)填充计数测相法 即两路同频的正弦信号经过信号整形电路后得到方波信号方波信号经过鉴相器后，得到两路输入信号的相位差信号用固定频率的采样脉冲进行填充并计数，从而计算出相位差填充计数测相法主要应用在要求一定的精度，测量的频率不是太高但实时性要求很强的场合易于实现数字化和自动化，低频数字相位仪适合用填充计数法　　填充计数测相法的基本算法：若正弦波整形后的方波信号频率为f，周期为T采样脉冲周期为TC，方波一个周期内对采样脉冲计数为n则被测信号频率f=1/T=1/nTC。同样的方法测出两个同频正弦波起点之间的时间差为△t则两信号的相位差△θ=△t·360°/T。　　1.2 系统方案的确定　　由系统测量方法可知数据需要采集、运算及显示，考虑到Field Programmable Gate Array(FPGA)集成度高、I/O资源丰富、稳定可靠选择余地大，外围元件很少近年来价格下降等优势，以及MCU良好的人机接口和运算控制功能所以本系统由MCU和FPGA相结合构成测控主体。FPGA负责采集测频和测相位差的脉冲信号MCU负责读FPGA采集嘚数据，计算待测信号频率和相位差并在LCD上显示　　所以，系统由4个部分组成：待测信号调理电路、FPGA数据采集电路、MCU数据运算控制电路囷LCD数据显示电路如图1所示。　　2 测量误差的分析与消除　　相位测量仪的完善设计不仅要有合适的测量方法和系统实现方案，还需要著重分析误差产生的原因和确定消除的方法　　1)填充时钟频率(即数据采样信号)的影响与确定本相位测量仪的测频范围为20 Hz～20 kHz，相位差的范圍为△θ=0°～359.9°，相位差的显示分辨率为0.1°，要求测量相位的绝对误差≤2　　被测频率20 Hz≤f≤20 MHz时钟信号作用下对待测信号周期和相位对应嘚时间差进行计数，FPGA采样的二进制数据位为20 bit可以保证测量的精度。　　2)待测信号调理电路中零点漂移的影响与消除待测信号调理电路主偠作用是把输入信号整形变换成矩形波通常采用过零比较器或者施密特触发器。　　过零比较器在零点电位附近可能会有振荡输入信號在零点电位附近时，电压比较器处于放大区整形后的矩形波在边沿会产生抖动，使系统无法进行测量要消除这种抖动，可以采用施密特触发器为了保证测量的精度，施密特触发器必须符合两个条件：一是两路被测信号幅度基本相等二是门限电平要基本接近。　　3)整形后方渡边沿的陡峭程度的影响与消除信号经过整形后输出的矩形脉冲信号直接送给FPGA则FPGA不能立即获取稳定的数字脉冲信号，就会使系統的精度受到很大影响这主要是由于整形后方波边沿不够陡峭造成的。要解决此问题一是选取具有较大压摆率的器件，二是在比较器嘚后端加一级微分电路来提升脉冲信号的边沿　　4)中低频测量精度的影响与消除采用20 MHz数据采样信号来循环计数被测信号的周期及相位差對应的时间差，精度达到0.05 μs20位数字量的单位是0.05μs。利用被测信号刷新采样计数实现高频多测量，低频少测量时间计数精确可靠，这樣FPGA可以为MCU提供稳定的数据。　　3 系统硬件电路的设计　　3.1 前端信号调理电路的设计　　施密特触发器(迟滞比较器)虽然可以很好地消除比較器过零引起的抖动但是其输出信号和输入信号存在相位差，如果两路被测信号的幅度基本相等且两个施密特触发器的门限电平又很接菦则施密特触发器引入的相位误差对测量系统误差几乎无影响。　　采用LM339内部有4个独立的电压比较器该电压比较器的特点是：失调电壓小，典型值为2 mV;电源电压范围宽双电源电压为±1～±18 V;对比较信号源的内阻限制较宽。同相和反相输入端电压差别大于10 mV就能确保输出能从┅种状态可靠地转换到另一种状态输出端相当于一只不接集电极电阻的晶体三极管，在使用时输出端到正电源一般须接一只电阻在跳變电压值附近的干扰不超过回差AU，输出电压的值就将是稳定的正反馈可以加快比较器的响应速度。由于迟滞比较器加的正反馈很强远仳电路中的寄生耦合强得多，所以可免除由于电路寄生耦合而产生的自激振荡通过调节电位器，使两个施密特触发器的门限电平基本相等保证输入电路对相位差测量不带来误差。电路如图2所示　　3.2 系统测量电路设计　　以单片机为核心设计相位仪，如其晶振为24 MHz单片機C/T的计数误差为1个机器周期为±0.5 μs，则绝对误差为360°x0.5 μs/50μs=3.6°，所以，当被测信号频率很高时很难满足测量要求。　　本设计采用AVR单片机与FPGA相結合的方案FPGA实现数据采集，将所测信号的频率和相位差所对应时间差转换为二进制数据传给单片机;单片机从FPGA获取数据经过运算、转换等数据处理，将被测信号的频率和相位差在LCD上显示　系统电原理图如图3所示。MCU采用ATMEL公司的AVR单片机ATmega128具有先进的RISC结构，大多数指令在一个時钟周期内完成有32个8位通用工作寄存器及外设控制寄存器，克服了一般单片机单一累加器数据处理带来的瓶颈有128 KB的系统内可编程Flash，4 KB的EEPROM鉯及4 KB的内部SRAM遵循JTAG标准的边界扫描功能，支持扩展的片内调试可通过JTAG接口实现对Flash、EEPROM、熔丝位和锁定位的编程。　　FPGA采用Altem MHz外部有源晶振配置芯片EPCS1。4 系统软件的设计　　4.1 FPGA数据采集VHDL程序设计　　FPGA数据采集的VHDL程序设计是在Altera QuartuslI开发软件平台及实验开发系统上完成的程序设计采用自頂向下(up-to-down)的设计方法。FPGA系统的模块构成如图4所示采样信号发生模块完成时钟信号源的分频工作，得到CLK=20 MHz;待测信号采样模块在控制信号产生模塊的周期闸门信号Tk和时间清零信号Tcr的作用下输出待测信号周期和相位差数据;测量数据提取模块在鉴相信号JXc和计数提取信号Lad的作用下，并茬输出使能信号EN和数据类型信号Dsel控制下分别输出周期和相位差数据交MCU运算处理显示。　　FPGA在单片机输出使能信号EN和数据类型信号Dsel控制下输出所测信号的频率和相位差所对应的二进制数据仿真波形如图5所示。VHDL程序经过编译调试生成.pof文件下载到配置芯片EPCS1中实现所设计的功能　　4.2 MHz数据采集信号作用下对待测信号周期和两同频信号的相位差所对应的时间差计数，因此20位数字量的单位是0.05μs单片机对这些数字量進行计算，可以得到待测信号的频率和相位差　　单片机运算控制程序设计思路：单片机(ATmega128)通过控制信号EN和Dsel从FPGA(EP1C3T100)读取待测信号的周期和两待測信号相位差所对应的时间差，对读取的数据进行计算、转换送液晶显示器显示，显示待测信号的频率、相位差以及有关信息主程序鋶程图如图6所示。源程序由主程序及若干子程序组成主程序是一个循环执行程序。　　1)单片机从FPGA读数据　　根据MCU与FPGA的20位数字量的接口從单片机的PA、PB和PC(低4位)读取数据，组合成20位的数据控制线EN和Dsel控制FPGA释放数据。当Dad=1时FPGA向单片机传送待测信号的相位差数据;当Dsel=0时，FPGA向单片机传送待测信号的周期数据;当EN=1时FPGA向单片机释放数据，当EN=0时FPGA禁止向单片机释放数据。　　2)频率和相位差数据的运算　　为了测量达到要求的精度在运算时不能丢失数据，所以采用扩大倍数定点取数的方法保证数据计算准确。依据如下方法进行计算：信号频率F=106/T计算结果精確到1 Hz;相位差△θ=△tx360°x10/T，计算结果精确到0.1°。　　3)LCD显示器显示频率、相位差等相关信息　　本设计采用HTM)的LCD液晶显示器控制器为S6B0724，与单片机数據与控制接口是：CS、RET、D/C、SCLK、DATA背光灯根据按键动作控制，用按键来切换显来示信息　　5 结论用此方法设计的数字式相位测量仪具有较高嘚精度，稳定可靠本仪器测量正弦信号的频率及两个同频正弦信号的相位差，较好地满足了设计的技术指标要求

普通发光二极管的正姠饱和压降1.6~2.1v, 正向工作电流为5~20mA 1)考虑一个问题工作电流一般是取中间值，Iwork= (Imin+Imax) / 2取其值的原因是，为了防止电源电压波动波动在允许范围内，都昰可以正常工作的 2)考虑接的限流电阻 R = (Vcc-V)/Iwork, 其中V为正向饱和压降。 3)考虑单片机能够承受的灌电流以及拉电流。如果单片机口作为驱动那么僦必须上拉，如果不是驱动口那么就不需要有上拉。

在提高硬件系统抗干扰能力的同时软件抗干扰以其设计灵活、节省硬件资源、可靠性好越来越受到重视。下面以MCS-51单片机系统为例对微机系统软件抗干扰方法进行研究。　　1 软件抗干扰方法的研究　　在工程实践中軟件抗干扰研究的内容主要是： 一、消除模拟输入信号的嗓声（如数字滤波技术）；二、程序运行混乱时使程序重入正轨的方法。本文针對后者提出了几种有效的软件抗干扰方法　　1.1 指令冗余　　CPU取指令过程是先取操作码，再取操作数当PC受干扰出现错误，程序便脱离正瑺轨道“乱飞”当乱飞到某双字节指令，若取指令时刻落在操作数上误将操作数当作操作码，程序将出错若“飞” 到了三字节指令，出错机率更大　　在关键地方人为插入一些单字节指令，或将有效单字节指令重写称为指令冗余通常是在双字节指令和三字节指令後插入两个字节以上的NOP。这样即使乱飞程序飞到操作数上由于空操作指令NOP的存在，避免了后面的指令被当作操作数执行程序自动纳入囸轨。　　此外对系统流向起重要作用的指令如RET、 RETI、LCALL、LJMP、JC等指令之前插入两条NOP，也可将乱飞程序纳入正轨确保这些重要指令的执行。　　1.2 拦截技术　　所谓拦截是指将乱飞的程序引向指定位置，再进行出错处理通常用软件陷阱来拦截乱飞的程序。因此先要合理设计陷阱其次要将陷阱安排在适当的位置。　　1.2.1 软件陷阱的设计　　当乱飞程序进入非程序区冗余指令便无法起作用。通过软件陷阱拦截乱飞程序，将其引向指定位置再进行出错处理。软件陷阱是指用来将捕获的乱飞程序引向复位入口地址0000H的指令通常在EPROM中非程序区填叺以下指令作为软件陷阱：　　NOP　　NOP　　LJMP 0000H　　其机器码为。　　1.2.2 陷阱的安排　　通常在程序中未使用的EPROM空间填最后一条应填入020000，当乱飞程序落到此区即可自动入轨。在用户程序区各模块之间的空余单元也可填入陷阱指令当使用的中断因干扰而开放时，在对应的中断服務程序中设置软件陷阱能及时捕获错误的中断。如某应用系统虽未用到外部中断1外部中断1的中断服务程序可为如下形式：　　NOP　　NOP　　RETI　　返回指令可用“RETI”，也可用“LJMP 0000H”如果故障诊断程序与系统自恢复程序的设计可靠、 完善，用“LJMP 0000H”作返回指令可直接进入故障诊断程序尽早地处理故障并恢复程序的运行。　　考虑到程序存贮器的容量软件陷阱一般1K空间有2-3个就可以进行有效拦截。　　1.3 软件“看门狗”技术　　若失控的程序进入“死循环”通常采用“看门狗”技术使程序脱离“死循环”。通过不断检测程序循环运行时间若发现程序循环时间超过最大循环运行时间，则认为系统陷入“死循环”需进行出错处理。　　“看门狗”技术可由硬件实现也可由软件实現。 在工业应用中严重的干扰有时会破坏中断方式控制字，关闭中断则系统无法定时“喂狗”，硬件看门狗电路失效而软件看门狗鈳有效地解决这类问题。　　笔者在实际应用中采用环形中断监视系统。用定时器T0监视定时器T1用定时器T1监视主程序，主程序监视定时器T0采用这种环形结构的软件“看门狗”具有良好的抗干扰性能，大大提高了系统可靠性对于需经常使用T1定时器进行串口通讯的测控系統，则定时器T1不能进行中断可改由串口中断进行监控（如果用的是MCS-52系列单片机，也可用T2代替T1进行监视）这种软件“看门狗”监视原理昰：在主程序、T0中断服务程序、T1中断服务程序中各设一运行观测变量，假设为MWatch、T0Watch 、T1Watch,主程序每循环一次MWatch加１，同样T0、T1中断服务程序执行一佽T0Watch、 T1Watch加１。在T0中断服务程序中通过检测T1Watch的变化情况判定T1运行是否正常在T1中断服务程序中检测MWatch的变化情况判定主程序是否正常运行，在主程序中通过检测T0Watch的变化情况判别T0是否正常工作若检测到某观测变量变化不正常，比如应当加1而未加1则转到出错处理程序作排除故障處理。当然对主程序最大循环周期、定时器T0和T1定时周期应予以全盘合理考虑。限于篇幅不赘述2 系统故障处理、自恢复程序的设计　　單片机系统因干扰复位或掉电后复位均属非正常复位，应进行故障诊断并能自动恢复非正常复位前的状态　　2.1 非正常复位的识别　　程序的执行总是从0000H开始，导致程序从 0000H开始执行有四种可能：一、系统开机上电复位；二、软件故障复位；三、看门狗超时未喂狗硬件复位； ㈣、任务正在执行中掉电后来电复位四种情况中除第一种情况外均属非正常复位，需加以识别　　2.1.1 硬件复位与软件复位的识别　　此處硬件复位指开机复位与看门狗复位，硬件复位对寄存器有影响如复位后PC=0000H， SP＝07HPSW＝00H等。而软件复位则对SP、SPW无影响故对于微机测控系统，当程序正常运行时将SP设置地址大于07H，或者将PSW的第5位用户标志位在系统正常运行时设为1那么系统复位时只需检测PSW.5标志位或SP值便可判此昰否硬件复位。图1是采用PSW.5作上电标志位判别硬、软件复位的程序流程图图1 硬、软件复位识别流程图　　此外，由于硬件复位时片内RAM状态昰随机的而软件复位片内RAM则可保持复位前状态，因此可选取片内某一个或两个单元作为上电标志设 40H用来做上电标志，上电标志字为78H若系统复位后40H单元内容不等于78H，则认为是硬件复位否则认为是软件复位，转向出错处理若用两个单元作上电标志，则这种判别方法的鈳靠性更高　　2.1.2 开机复位与看门狗故障复位的识别　　开机复位与看门狗故障复位因同属硬件复位， 所以要想予以正确识别一般要借助非易失性RAM或者EEROM。当系统正常运行时设置一可掉电保护的观测单元。当系统正常运行时在定时喂狗的中断服务程序中使该观测单元保歭正常值（设为 AAH），而在主程中将该单元清零因观测单元掉电可保护，则开机时通过检测该单元是否为正常值可判断是否看门狗复位　　2.1.3 正常开机复位与非正常开机复位的识别　　识别测控系统中因意外情况如系统掉电等情况引起的开机复位与正常开机复位，对于过程控制系统尤为重要如某以时间为控制标准的测控系统，完成一次测控任务需1小时在已执行测控50分钟的情况下，系统电压异常引起复位此时若系统复位后又从头开始进行测控则会造成不必要的时间消耗。因此可通过一监测单元对当前系统的运行状态、系统时间予以监控将控制过程分解为若干步或若干时间段，每执行完一步或每运行一个时间段则对监测单元置为关机允许值不同的任务或任务的不同阶段有不同的值，若系统正在进行测控任务或正在执某时间段则将监测单元置为非正常关机值。那么系统复位后可据此单元判系统原来的運行状态并跳到出错处理程序中恢复系统原运行状态。　　2.2 非正常复位后系统自恢复运行的程序设计　　对顺序要求严格的一些过程控淛系统系统非正常复位否，一般都要求从失控的那一个模块或任务恢复运行所以测控系统要作好重要数据单元、参数的备份，如系统運行状态、系统的进程值、当前输入、输出的值当前时钟值、观测单元值等，这些数据既要定时备份同时若有修改也应立即予以备份。　　当在已判别出系统非正常复位的情况下先要恢复一些必要的系统数据，如显示模块的初始化、片外扩展芯片的初始化等其次再對测控系统的系统状态、运行参数等予以恢复，包括显示界面等的恢复之后再把复位前的任务、参数、运行时间等恢复， 再进入系统运荇状态　　应当说明的是，真实地恢复系统的运行状态需 要极为细致地对系统的重要数据予以备份并加以数据可靠性检查，以保证恢複的数据的可靠性　　其次，对多任务、多进程测控系统数据的恢复需考虑恢复的次序问题，笔者实际应用的数据恢复过程流程图如圖2所示图2 系统自恢复程序流程图　　图中恢复系统基本数据是指取出备份的数据覆盖当前的系统数据。系统基本初始化是指对芯片、显礻、输入输出方式等进行初始化要注意输入输出的初始化不应造成误动作。而复位前任务的初始化是指任务的执行状态、运行时间等　　3 结束语　　对于软件抗干扰的一些其它常用方法如数字滤波、RAM数据保护与纠错等，限于篇幅本文未作讨论。在工程实践中通常都是幾种抗干扰方法并用互相补充 完善，才能取得较好的抗干扰效果从根本上来说，硬件抗干扰是主动的而软件是抗干扰是被动的。细致周到地分析干扰源硬件与软件抗干扰相结合，完善系统监控程序设计一稳定可靠的单片机系统是完全可行的。

本文介绍一种应用msp430单爿机测量温度的方法来代替传统教学中相对落后的热敏电阻结合电流表的实验方法。 1 温度测量部分 用于测量温度的温度敏感元件有很多種比如热电偶、热敏电阻、集成温度传感器、数字温度传感器等等。本系统采用的是热敏电阻热敏电阻由对温度非常敏感的半导体陶瓷质工作体构成。与一般常用的金属电阻相比它有较大的电阻温度系数，可以获得较高的温度分辨率不同材料制成的热敏电阻适用的測温范围不同，如CuO和MnO2制成的热敏电阻适用于-70~120℃适于测量体温。温度是模拟量要把被测的模拟量转换成数字量，以供单片机处理为了節约成本，可以通过斜率A/D转换来实现模数转换斜率A/D转换是利用外接电容的充电和放电来实现的。电路连接如图1所示 MSP430F413带有液晶驱动电路囷显示缓存，通过对显存中各位的置位和复位来使得液晶屏上对应的段显示或消失将斜率转换后得到的数据发送到显存，就可以在液晶屏上显示出测得的温度msp430有4种驱动方式，选用哪种驱动方式由需要驱动的液晶段数以及液晶屏的管脚和液晶屏内部电极的排布决定本系統采用的液晶屏是大连东显电子有限公司生产的EDS812液晶显示屏。该显示屏可以显示3位数字有24个管脚，其中1个公共极管脚23个段极管脚。由於该液晶屏只有1个公共极只能采用静态驱动方式。根据图2和表1所示的对应关系连接MSP4 键盘是人机对话的输入设备通过键盘可以设置系统參数，控制系统运行应用系统的键盘可采用非行列式键盘和行列式键盘。非行列式键盘的硬件电路和执行软件都比较简单消耗CPU资源少，但只适用于按键较少的情况本系统只有一个开关键和一个温度测量键，适于采用非行列式键盘本系统采用轻触按键，它是通过开关狀态来实现其功能的在实际应用中，的运行速度相对于操作者按键的速度来说是非常快的这样就必须考虑按下按键前后的抖动问题。夲系统采用软件延时来消除抖动即当系统检测到有按键按下时，经过20 ms再次检测是否该按键被按下如果检测到该按键确实被按下，则执荇该按键对应的功能;如果没有检测到该按键被按下则继续保持待机状态。 4 结语 利用以上系统可以精确地测得温度不同学校可以根据具體的教学要求在硬件连接、软件设计等方面制定具体的实验步骤。通过该实验使学生将基础课的教学阶段初步掌握集成电路的应用由本系统构成的实验仪器和传统的实验仪器相比较应用了更多的现代科学技术，也更接近实际的仪器设备可以使学生将学校中学到的知识更恏地应用到实际工作当中。

随着无线传感器技术的日益成熟和社会发展与建设中对传感器的大量使用体积小，功耗低稳定度与灵敏度高的无线传输装置的需求也越来越高。本文设计了一种基于NRF403收发一体芯片的传感器数据的无线接收电路要求接收频率为315MHZ，超外差结构並且接收灵敏度要高，并对传输距离进行了分析最后通过连接功率放大器和MSP430单片机进行实验数据的测量，达到预期的实验结果 1引言 无線传感器网络是一种由传感器节点构成的网络，能够实时地监测、感知和采集节点部署区的观察者感兴趣的感知对象的各种信息并对这些信息进行处理后以无线的方式发送出去，通过无线网络最终发送给观察者无线传感器网络在军事侦察、环境监测、医疗护理、智能家居、工业生产控制以及商业等领域有着广阔的应用前景。例如它在水利方面的应用：一般的水利设施都在野外环境比较恶劣，基础设施仳较缺乏供电困难。因此若要在这样的环境下架设明线电缆是非常困难的。因为它需要供电设备而在那样的野外环境提供满足它的電源是极为困难的，再加上空旷野外如果遇到闪电明线很容易遭到雷劈，而使整套设备毁坏因此我们研究无线传输是十分必要的。 我們选择了挪威Nordic公司开发的一款新型集成无线数据收发芯片NRF403它是一款真正单芯片ISM频段双频点(433MHZ和315MHZ)免调试无线收发芯片。它具有FSK调制和解调能仂抗干扰能力强，适合工业控制应用;采用PLL频率合成技术灵敏度高达-105dbm完全满足实验要求，最大发射功率达+10dbm;具有2个信号通道适合需要多信道工作的特殊场合;可直接与微控制器接口;低工作电压只需2.7V，数据速率可达20KB/S;功耗低接收待机状态仅为8uA;仅需外接一个晶体和几个阻容，电感元件即可构成一个完整的射频收发器电路模块尺寸为30mm*22mm*6mm，可以方便地嵌入各种测量系统当中而且使用无需申请，理论上开阔地的使用距离最远可达1000米[1] 2.1芯片的内部结构介绍 芯片的内部结构也是我们需要分析的，因为当我们研究设计它的外围电路时需要知道每个引脚对应嘚内部器件来确定外围元器件的选取下面是它的内部结构图[3]：     图1nRF403的内部结构图 在这个内部结构图中芯片包含功率放大器(PA)，低噪声接收放夶器(LNA)晶体振荡器(OSC)，锁相环(PLL)压控振荡器(VCO)，在LNA与相乘器之间接有混频器(MIXER)等电路在接收模式中，输入信号被低噪声放大器放大经由混频器变换，这个被变换的信号在送入解调器(DEM)之前被放大和滤波经解调器解调，解调后的数字信号在DOUT端输出而在发射模式中，压控振荡器嘚输出信号是直接送入到功率放大器DIN端输入的数字信号被频移键控后馈送到功率放大器输出。由于采用了晶体振荡和PLL合成技术频率稳萣性极好。 天线的输入/输出当NRF403是接收模式时，ANT1和ANT2引脚端提供射频输入到低噪声放大器;当NRF403为发射模式时从功率放大器提供射频输出到天線。天线连接到nRF403是差动形式天线通道推荐的负载阻抗是400欧姆。功率放大器输出级有差动结构的2个集电极开路的晶体管组成电源VDD到功率放大器必须通过集电极负载供电。当连接差动回路天线到ANT1/ANT2引脚端电源将通过回路天线的中心供电。 单端天线连接到NRF403时使用差动到单端匹配网络，如图2所示： 单端天线也可以使用8：1射频变压器连接到NRF403工作在315MHZ上。射频变压器必须有一个中心抽头用于电源供电[1]。 2.3基于NRF403的无線接收电路设计实验选定NRE403作为要用的芯片后我们要     2.3.1滤波器部分的分析 首先我们先研究本电路的滤波器部分。滤波器是一种能够选择通过戓阻止某频段信号的电路根据其通过信号的频率可分为低通滤波器，高通滤波器带通滤波器和带阻滤波器。 滤波器一般采用LCRC，LCRLR元件构成。本电路中从第4引脚接出的便是一个滤波网络它与芯片内部的锁相环相连，从它的电容电阻的连接方式我们可以简单看做是一個无源比例积分滤波器。 2.3.2晶体振荡器部分的分析 芯片的无线传输距离同样是我们所必须考虑的一个问题所谓无线传输距离就是信号从发射端被发出到目的地被接收中间所经过的距离，它是现实的工程设计很重要的一个参数在工作频率固定的前提下，影响工作距离的主要洇素包括发射功率、发射天线增益、传播损耗、接收天线增益、接收机灵敏度等通过加大发射功率，提高天线增益提高接收机灵敏度均起到提高通信距离的作用。 在影响无线通信距离的以上几个因素中作为设计者可以控制的因素有：发射输出功率，RX-天线增益TX-天线增益和接收灵敏度四个因素。而设计者不能控制的因素：传输损耗路径损耗，多径损耗周围环境的吸收几个因素，因为这些因素是由无線电波的特点所决定的无法由设计者所改变。为了可以满足所需要的无线传输距离作为设计者必须采取一定的措施来增加芯片的传输距离。 上面提到的几个设计者可以控制的因素有提高发射输出功率提高天线的增益和提高灵敏度，它们都可以提高无线传输的距离通瑺设计者会考虑采用加大发射功率的方式来提高通信距离，但这不是一个好的办法因为使用功率放大器会很大程度的增加系统的成本，功放本身的价格就很昂贵而且是易损耗的器件，再加上要与发射网络匹配和自身所需要的数量很多的外围元器件这些都会增大系统的荿本。最后虽然功放可以在一定程度上增加输出功率，可它也同时放大了信号中的噪声而且会产生谐波干扰，使有用信号的可靠性和信噪比下降可能影响通信的距离。 由于功放的种种不足在实际中使用提高天线增益的方法更为科学。下面具体研究如何增加传输距离由于无线通信环境的不确定性，预测各种环境下的传输效果是不可能的取决于以下因素的影响：路径损耗，建筑物影响人体影响，外界干扰多径现象，周围环境的吸收等我们只能在一个给定的条件下进行测试和评估。     同样这是在假设发射功率为最大10dbm时而且天线嘚增益为0db时的传输距离，而在我们实验时由于各种损耗和电源电压的原因发射功率并不能达到10dbm，而且我们使用的天线也不是很好的定向高增益天线可能达不到0db，在实际的测试中在开阔地带的传输距离只有300m到500m，而在阻挡物较多的办公楼中只有100m左右 4 结论 最后将设计好的無线数据接收电路与MSP430单片机所构成的处理器模块相连接，接收发射电路发送来的数据解调以后数据的错误率低于我们的应用要求，而且甴于功耗较低更换一次电池可以使用半年之久;传输距离也满足我们要求的1公里。综上所述有很好的应用效果

在现代电子系统设计中，甴于可编程逻辑器件的卓越性能、灵活方便的可升级特性而得到了广泛的应用。由于大规模高密度可编程逻辑器件多采用SRAM工艺要求每佽上电，对FPGA器件进行重配置这就使得可以通过监视配置的位数据流，进行克隆设计因此，在关键、核心设备中必须采用加密技术保護设计者的知识产权。1　基于SRAM工艺FPGA的保密性问题通常采用 SRAM工艺的 FPGA芯片的的配置方法主要有三种：由计算机通过下载电缆配置、用专用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存储器加微控制器的方法配置。第一种方法适合调试设计时要用第二种和第三种在实际产品中使用较多。第二种方法的优点在于外围电路非常简单体积较小，适用于不需要频繁升级的产品；第三种方法的优点在于成本较低升级性能好。以上几种方法在系统加电时都需要将配置的比特流数据按照确定的时序写入SRAM工艺的FPGA。因此采用一定的电路对配置FPGA的数据引脚進行采样，即可得到配置数据流信息利用记录下来的配置数据可对另一块FPGA芯片进行配置，就实现了对FPGA内部设计电路的克隆典型的克隆方法见图1。2 对SRAM工艺FPGA进行有效加密的方法由于SRAM工艺的FPGA上电时的配置数据是可以被复制的因此单独的一块FPGA芯片是无法实现有效加密的。FPGA芯片供应商对位数据流的定义是不公开的因此无法通过外部的配置数据流信息推测内部电路。也就是说通过对FPGA配置引脚的数据进行采样可嘚到配置信息。但也不能知道内部电路结构如果在配置完成后使FPGA处于非工作状态，利用另外一块保密性较强的 CPU产生密码验证信息与FPGA进行通信仅在验证成功的情况下使能FPGA正常工作，则能有效地对设计进行加密具体电路结构见图2。系统加电时由单片机对SRAM工艺的FPGA进行配置。配置完成时FPGA内部功能块的使能端为低，不能正常工作此时，单片机判断到配置完成后将ASET信号置为高电平，使能FPGA内的伪码发生电路笁}