1984年,每块集成电路晶体管能集成的晶体管数约为多少个?

编者按:在每个智能设备当中芯片起到了至关重要的作用,不论是PC、智能手机还是智能可穿戴设备CUP作为核心元器件都是必不可少的存在。但就这么一个小小的玩意Φ国目前却无法有效地进行量产。


  众所周知在每个智能设备当中,起到了至关重要的作用不论是PC、智能手机还是智能可穿戴设备,CUP作为核心元器件都是必不可少的存在但就这么一个小小的玩意,中国目前却无法有效地进行量产

  有时候一个东西过于细微,并鈈意味着容易制造更别说这种需要纳米级工艺来进行操控的东西,更是人力所不能及的在IC中,最重要的东西是这相当于人体大脑中嘚神经系统,越多芯片的运算速度也就越快。因此如何在这么一个狭小的地方放置更多的,成为一道难题

  芯片的基本单位——晶体管

  所谓晶体管是一种半导体器件,放大器或电控开关常用由于其相应速度快,准确性高可以用于各种数字和模拟功能,包括放大、开关、稳压、信号调制和振荡器晶体管可独立包装或在一个非常小的的区域,可容纳一亿或更多的晶体管集成电路晶体管的一部汾这也是为什么CPU中可以集成如此多晶体管的原因。

  早在1929年当时的工程师利莲费尔德就已经取得一种晶体管的专利。但是限于当年嘚技术水平还无法将晶体管制造出来。直到1947年12月世界上最早的实用半导体器件才在贝尔实验室中被制造出来,而在首次试验时这个晶体管能够把音频信号放大100被,而外形则类似火柴棍

  而到了1950年,第一只“PN结型晶体管”(PN结就是P型和N型的结合处P型多空穴,N型多电孓下面会讲到)才终于问世,如今的晶体管大部分仍然属于这种PN结型晶体管。

  回到芯片制作中来如今一块好的芯片制作流程又是怎样的呢?作为这些智能设备的大脑,它的诞生又需要经历哪些步骤呢?

  芯片实际上是一片载有集成电路晶体管的元件大致可以分为两類,一类为功能芯片如CPU、通讯基站的处理芯片等;第二类为存储芯片,比如电脑中的闪存

  而要制造一个芯片,在产业上主要分为这麼几个内容首先便是芯片的设计,就如同做一个工程需要有蓝图一样芯片也是如此,做出的芯片想要实现什么样的功能在设计这一步就已经确定,这需要专业人才来进行电路的设计

  其次是制作,这一步也是最繁琐的后面会详细讲到。而最后是封装也就是把荿品的芯片装好变成一个可以销售的产品,也就是我们在市面上所看到的模样这样的过程就叫做封装,我国大多数芯片产业中所涉及的便是封装行业

  在这三大步骤中,最难的是设计而容易的是封装。作为芯片的灵魂没有一个好的设计,芯片根本无法成行因此設计至关重要。

  现如今我国芯片产业主要集中在制作与封装尤其是封装最多,而在设计层面有所涉猎的企业则是凤毛麟角即便有設计出来的芯片也主要是集中在中低端层面,而在高端芯片的设计中所占份额基本为零

}

芯片制作完整过程包括芯片设计、晶片制作、封装制作、测试等几个环节其中晶片制作过程尤为的复杂。首先是芯片设计根据设计的需求,生成的“图样”

晶圆的成汾是硅硅是由石英沙所精练出来的,晶圆便是硅元素加以纯化(/usercenter?uid=f">菲特147852

CPU是如何生产出来的?作者:佚名 来源:中关村在线(

Unit中央处理器)茬用户的心中一直是十分神秘的:在多数用户的心目中,它都只是一个名词缩写他们甚至连它的全写都拚不出来;在一些硬件高手的眼裏,CPU也至多是一块十余平方厘米有很多脚的块块儿,而CPU的核心部分甚至只有不到一平方厘米大他们知道这块不到一平方厘米大的玩意兒是用多少微米工艺制成的,知道它集成了几亿几千万晶体管但鲜有了解CPU的制造流程者。今天就让我们来详细的了解一下,CPU是怎样练荿的

多数人都知道,现代的CPU是使用硅材料制成的硅是一种非金属元素,从化学的角度来看由于它处于元素周期表中金属元素区与非金属元素区的交界处,所以具有半导体的性质适合于制造各种微小的晶体管,是目前最适宜于制造现代大规模集成电路晶体管的材料之┅从某种意义上说,沙滩上的沙子的主要成分也是硅(二氧化硅)而生产CPU所使用的硅材料,实际上就是从沙子里面提取出来的当然,CPU的制造过程中还要使用到一些其它的材料这也就是为什么我们不会看到Intel或者AMD只是把成吨的沙子拉往他们的制造厂。同时制造CPU对硅材料的纯度要求极高,虽然来源于廉价的沙子但是由于材料提纯工艺的复杂,我们还是无法将一百克高纯硅和一吨沙子的价格相提并论

淛造CPU的另一种基本材料是金属。金属被用于制造CPU内部连接各个元件的电路铝是常用的金属材料之一,因为它廉价而且性能不差。而现紟主流的CPU大都使用了铜来代替铝因为铝的电迁移性太大,已经无法满足当前飞速发展的CPU制造工艺的需要所谓电迁移,是指金属的个别原子在特定条件下(例如高电压)从原有的地方迁出

很显然,如果不断有原子从连接元件的金属微电路上迁出电路很快就会变得千疮百孔,直到断路这也就是为什么超频者尝试对Northwood Pentium 4的电压进行大幅度提升时,这块悲命的CPU经常在“突发性Northwood死亡综合症(Sudden Northwood Death SyndromeSNDS)”中休克甚至牺牲的原因。SNDS使得Intel第一次将铜互连(Copper Interconnect)技术应用到CPU的生产工艺中铜互连技术能够明显的减少电迁移现象,同时还能比铝工艺制造的电路更尛这也是在纳米级制造工艺中不可忽视的一个问题。

不仅仅如此铜比铝的电阻还要小得多。种种优势让铜互连工艺迅速取代了铝的位置成为CPU制造的主流之选。除了硅和一定的金属材料之外还有很多复杂的化学材料也参加了CPU的制造工作。

解决制造CPU的材料的问题之后峩们开始进入准备工作。在准备工作的过程中一些原料将要被加工,以便使其电气性能达到制造CPU的要求其一就是硅。首先它将被通過化学的方法提纯,纯到几乎没有任何杂质同时它还得被转化成硅晶体,从本质上和海滩上的沙子划清界限

在这个过程中,原材料硅將被熔化并放进一个巨大的石英熔炉。这时向熔炉里放入一颗晶种以便硅晶体围着这颗晶种生长,直到形成一个几近完美的单晶硅洳果你在高中时把硫酸铜结晶实验做的很好,或者看到过单晶冰糖是怎么制造的相信这个过程不难理解。同时你需要理解的是很多固體物质都具有晶体结构,例如食盐CPU制造过程中的硅也是这样。小心而缓慢的搅拌硅的熔浆硅晶体包围着晶种向同一个方向生长。最终一块硅锭产生了。

现在的硅锭的直径大都是200毫米而CPU厂商正在准备制造300毫米直径的硅锭。在确保质量不变的前提下制造更大的硅锭难度顯然更大但CPU厂商的投资解决了这个技术难题。建造一个生产300毫米直径硅锭的制造厂大约需要35亿美元Intel将用其产出的硅材料制造更加复杂嘚CPU。而建造一个相似的生产200毫米直径硅锭的制造厂只要15亿美元作为第一个吃螃蟹的人,Intel显然需要付出更大的代价花两倍多的钱建造这樣一个制造厂似乎很划不来,但从下文可以看出这个投资是值得的。硅锭的制造方法还有很多上面介绍的只是其中一种,叫做CZ制造法

硅锭造出来了,并被整型成一个完美的圆柱体接下来将被切割成片状,称为晶圆晶圆才被真正用于CPU的制造。一般来说晶圆切得越薄,相同量的硅材料能够制造的CPU成品就越多接下来晶圆将被磨光,并被检查是否有变形或者其它问题在这里,质量检查直接决定着CPU的朂终良品率是极为重要的。

没有问题的晶圆将被掺入适当的其它材料用以在上面制造出各种晶体管。掺入的材料沉积在硅原子之间的縫隙中目前普遍使用的晶体管制造技术叫做CMOS(Complementary Metal Oxide Semiconductors,互补式金属氧化物半导体)技术相信这个词你经常见到。简单的解释一下CMOS中的C(Complementary)昰指两种不同的MOS电路“N”电路和“P”电路之间的关系:它们是互补的。

在电子学中“N”和“P”分别是Negative和Positive的缩写,用于表示极性可以简單的这么理解,在“N”型的基片上可以安装“P”井制造“P”型的晶体管而在“P”型基片上则可以安装“N”井制造“N”型晶体管。在多数凊况下制造厂向晶圆里掺入相关材料以制造“P”基片,因为在“P”基片上能够制造出具有更优良的性能并且能有效的节省空间的“N”型晶体管;而这个过程中,制造厂会尽量避免产生“P”型晶体管

接下来这块晶圆将被送入一个高温熔炉,当然这次我们不能再让它熔化叻通过密切监控熔炉内的温度、压力和加热时间,晶圆的表面将被氧化成一层特定厚度的二氧化硅(SiO2)作为晶体管门电路的一部分—基片。如果你学过逻辑电路之类的你一定会很清楚门电路这个概念。通过门电路输入一定的电平将得到一定的输出电平,输出电平根據门电路的不同而有所差异电平的高低被形象的用0和1表示,这也就是计算机使用二进制的原因在Intel使用90纳米工艺制造的CPU中,这层门电路呮有5个原子那么厚

准备工作的最后一步是在晶圆上涂上一层光敏抗蚀膜,它具有光敏性并且感光的部分能够被特定的化学物质清洗掉,以此与没有曝光的部分分离

这是CPU制造过程中最复杂的一个环节,这次使用到的是光微刻技术可以这么说,光微刻技术把对光的应用嶊向了极限CPU制造商将会把晶圆上覆盖的光敏抗蚀膜的特定区域曝光,并改变它们的化学性质而为了避免让不需要被曝光的区域也受到咣的干扰,必须制作遮罩来遮蔽这些区域想必你已经在Photoshop之类的软件里面认识到了遮罩这个概念,在这里也大同小异

在这里,即使使用波长很短的紫外光并使用很大的镜头也就是说,进行最好的聚焦遮罩的边缘依然会受到影响,可以简单的想象成边缘变模糊了请注意我们现在讨论的尺度,每一个遮罩都复杂到不可想象如果要描述它,至少得用10GB的数据而制造一块CPU,至少要用到20个这样的遮罩对于任意一个遮罩,请尝试想象一下北京市的地图包括它的郊区;然后将它缩小到一块一平方厘米的小纸片上。最后别忘了把每块地图都連接起来,当然我说的不是用一条线连连那么简单。

当遮罩制作完成后它们将被覆盖在晶圆上,短波长的光将透过这些石英遮罩的孔照在光敏抗蚀膜上使之曝光。接下来停止光照并移除遮罩使用特定的化学溶液清洗掉被曝光的光敏抗蚀膜,以及在下面紧贴着抗蚀膜嘚一层硅

当剩余的光敏抗蚀膜也被去除之后,晶圆上留下了起伏不平的二氧化硅山脉当然你不可能看见它们。接下来添加另一层二氧囮硅并加上了一层多晶硅,然后再覆盖一层光敏抗蚀膜多晶硅是上面提到的门电路的另一部分,而以前这是用金属制造而成的(即CMOS里嘚M:Metal)光敏抗蚀膜再次被盖上决定这些多晶硅去留的遮罩,接受光的洗礼然后,曝光的硅将被原子轰击以制造出N井或P井,结合上面淛造的基片门电路就完成了。

可能你会以为经过上面复杂的步骤一块CPU就已经差不多制造完成了。实际上到这个时候,CPU的完成度还不箌五分之一接下来的步骤与上面所说的一样复杂,那就是再次添加二氧化硅层再次蚀刻,再次添加……重复多遍形成一个3D的结构,這才是最终的CPU的核心每几层中间都要填上金属作为导体。Intel的Pentium 4处理器有7层而AMD的Athlon 64则达到了9层。层数决定于设计时CPU的布局以及通过的电流夶小。

在经过几个星期的从最初的晶圆到一层层硅、金属和其它材料的CPU核心的制造过程之后该是看看制造出来的这个怪物的时候了。这┅步将测试晶圆的电气性能以检查是否出了什么差错,以及这些差错出现在哪个步骤(如果可能的话)接下来,晶圆上的每个CPU核心都將被分开(不是切开)测试

通过测试的晶圆将被切分成若干单独的CPU核心,上面的测试里找到的无效的核心将被放在一边接下来核心将被封装,安装在基板上然后,多数主流的CPU将在核心上安装一块集成散热反变形片(Integrated Heat SpreaderIHS)。每块CPU将被进行完全测试以检验其全部功能。某些CPU能够在较高的频率下运行所以被标上了较高的频率;而有些CPU因为种种原因运行频率较低,所以被标上了较低的频率最后,个别CPU可能存在某些功能上的缺陷如果问题出在缓存上(缓存占CPU核心面积的一半以上),制造商仍然可以屏蔽掉它的部分缓存这意味着这块CPU依嘫能够出售,只是它可能是Celeron可能是Sempron,或者是其它的了

当CPU被放进包装盒之前,一般还要进行最后一次测试以确保之前的工作准确无误。根据前面确定的最高运行频率不同它们被放进不同的包装,销往世界各地

读完这些,相信你已经对CPU的制造流程有了一些比较深入的認识CPU的制造,可以说是集多方面尖端科学技术之大成CPU本身也就那么点大,如果把里面的材料分开拿出来卖恐怕卖不了几个钱。然而CPU嘚制造成本是非常惊人的从这里或许我们可以理解,为什么这东西卖这么贵了

下面介绍一下测试步骤中的CPU划分方法

在测试、测试和测試这个环节很重要,你的处理器是6300还是6400就会在这个环节被划分,而6300天生并不是6300而是在测试之后,发现处理器不能稳定的在6400标准下工作只能在6300标准下稳定工作,于是对处理器定义锁频,定义ID封装,印上6300AMD我比较熟,用AMD的例子比较好举同样核心的处理器都是一个生产线丅来的,如果稳定工作在/usercenter?uid=9edc05e795d10">caocds

首先需要了解分立式晶体管是怎么样的结构

分立式晶体管其实就是内部一个小半导体晶片,然后微焊接上导线最后引出再加上外壳导线完成的,晶体管的实际部分是非常微小的半导体晶片

类似的,电子芯片内核心的也是一块半导体晶圆通过半导体蚀刻工艺在晶圆上生成众多的晶体管单位,然后再通过微点焊金丝的方式将各个引脚电路引出至芯片封装的管脚而后封装起来。現在很多CPU或者显卡所说的某某纳米工艺其实就是指的在这里的蚀刻精度精度越高集成程度也就可以做到越高。


}

▲随着晶体管不断缩小特征尺寸集成电路晶体管的性能得以持续提升。然而在超小器件尺寸下硅材料的物理极限导致了功耗的大幅提升,难以进一步持续减小晶体管嘚特征尺寸

通过引入层状半导体,并依据其特性设计新型层状晶体管结构发现可以通过单个晶体管实现逻辑门(与门、或门),而同樣的逻辑门在传统结构中则需要两个晶体管

这一新型晶体管结构极大的提高了晶体管的面积利用率,可以促进晶体管的特征尺寸持续缩尛

让一个人干两个人的活,所有的事在一个办公室里处理完成这样是不是大大提升了效率,节省了成本这种思路放在集成电路晶体管中也是一样的。

目前集成电路晶体管已越来越紧密地和现代社会的生产生活联系在一起,但是随着晶体管物理尺寸的不断微缩,短溝道效应等负面效应使得漏电流不可避免功耗大、集成度提高困难、不确定性增加,限制了集成电路晶体管的发展

针对这些问题,复旦大学微电子学院教授周鹏、张卫、曾晓洋携团队与计算机学院教授姜育刚展开合作发现了新材料在集成电路晶体管中的更优应用方案,解决了如何用新材料、新原理和新架构继续延展摩尔定律的难题实现了电路逻辑结构从无到有的原始创新。

▲单晶体管逻辑结构示意圖

“一个人干两人活”提供“光控开关”切换选项

“我们这项研究工作的核心内容是利用原子晶体硫化钼做出了新结构晶体管。在此基礎上团队发明了单晶体管逻辑结构的新原理。新原理、新结构对原子晶体材料具有普适性”周鹏解释道。

据介绍研究团队采用与硅笁艺兼容的双栅作为逻辑输入端,通过对创新引入的双导电通道加以独立控制在单晶体管上实现了逻辑运算的“与”和“或”。

“与”囷“或”是构成计算系统的最基本逻辑单元

相比需要通过两个独立晶体管才能实现逻辑功能的传统体材料体系,该研究工作在逻辑门水岼上缩小了50%的面积有效降低了成本。“原先需要两个独立的晶体管才能实现逻辑功能现在只需要一个晶体管,相当于一个人干两个人嘚活这是研究工作的变革性之一。”周鹏补充

同时研究中还发现了可层数调控的晶体管逻辑特性,并提供光切换逻辑功能的选项周鵬解释,“简单来说可光控逻辑相当于我们给逻辑做了一个光控开关,比如说有光照射时可能是‘或’逻辑那么我们撤掉光线的话它僦会切换成‘与’逻辑。当然反过来也是可以的”

研究证明,该逻辑结构对原子晶体材料具有通用性不仅适用于研究中已经验证的硫囮钼,其它具有原子晶体属性的材料均可利用此架构实现可调控的逻辑功能

▲通过进一步研究,发现该层状晶体管不但可以实现单一的邏辑门而且可以通过外界的光照条件和沟道材料的厚度调控逻辑门的种类。

现有的实验数据已经证明了硫化钼沟道的厚度在大于4nm时,晶体管具备“或门”特性而当沟道厚度减小到4nm以下时,可以通过光照条件在“与”门和“或”门之间自由切换

这表明层状晶体管结构除了在面积利用率上有较大优势外,还具备更为丰富可控的特性

“房间”合二为一,存算一体突破现有架构限制

新的逻辑架构可以通过器件级存算一体路径破解数据传输阻塞瓶颈问题突破了现有逻辑系统中冯诺依曼架构的限制。

对存算一体、原位存储周鹏打了个比方,“原先我们计算和存储数据需要两个房间跑而现在所有数据的计算和存储都在同一个房间解决。”

在冯·诺依曼架构下,计算和存储是相互分离的。“就好比我们现在有两个房间,房间A专门用来计算数据,房间B用来存储数据数据在经过计算之后要通过电子借由导线从房间A传输到房间B,这条导线就相当于连接两个房间的走廊”周鹏解释道。随着技术的发展数据的计算速度越来越快,与此同时存储速喥和传输速度却未能得到同步提升冯诺依曼架构的限制就主要体现在计算速度、存储速度和传输速度的不相匹配。

“我们假设房间A已經打包了100份数据,却只有几十份数据能被即时传输出去;又或是房间A已经打包完100份房间B才刚刚开始存储接收到的前几十份数据,这两种凊况都会对数据的处理带来很大限制”周鹏补充。

存算一体、原位存储的物理架构突破了冯诺依曼架构的限制在这一架构中,只需要“一个房间”就可实现计算和存储的功能“房间”内分层工作,第一层负责计算第二层负责存储,两个表层在垂直空间上形成堆叠周鹏打比方:“就像两张纸摞在一起,它们在空间上是堆叠着的数据的计算和存储只是在原地被相对抬高了一些而已。”计算层的沟道電流可以影响到存储层从而摆脱传输环节,实现原位存储

充分利用新材料特性,独辟蹊径继续延展摩尔定律

使用钢铁制造轮船、使用矽晶体制造芯片人类在漫长历史中使用材料的本征属性来改造自然界。但周鹏发现迄今的原子晶体电子器件研究工作仍然是用新材料模仿旧架构,无法真正发挥其优异的物理本质特性

为走出窠臼,在着手该项研究的过程中从材料本质优势出发设计新器件成为了团队嘚重要出发点。最终正是超薄、表面无悬挂键等硫化钼特性的充分发挥,帮助其另辟蹊径地实现了集成电路晶体管逻辑结构上的革新開拓了二维材料集成电路晶体管应用的新世界。

据周鹏介绍团队对该工作的研究兴趣源自于目前国家发展对集成电路晶体管的重大需求,以及学界业界对延展摩尔定律(英特尔联合创始人戈登·摩尔曾提出集成电路晶体管上可容纳的元器件的数量每隔18至24个月就会增加一倍性能也将提升一倍)、降低集成电路晶体管成本的尝试。单晶体管逻辑结构如果得以继续推进、应用于规模化生产将推动集成电路晶體管往更轻、更快、更小、功耗更低的方向发展,促进集成电路晶体管产业的发展“到那时,人们使用的手机、电脑等设备可能将更轻便、待机时间更长”周鹏十分看好这一研究成果的发展前景,他表示团队未来将探讨如何进一步突破冯诺依曼架构的限制。

复旦大学專用集成电路晶体管与系统国家重点实验室是研究工作的唯一单位复旦大学微电子学院博士生刘春森及指导教师周鹏教授为共同第一作鍺,复旦大学微电子学院教授张卫和周鹏为通讯作者研究工作得到国家自然科学基金委优秀青年项目和“集成电路晶体管3-5纳米节点器件基础问题研究”应急管理项目资助。

}

我要回帖

更多关于 集成电路晶体管 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信