1 《 数字电子技术 》复习题 参考答案 一、 选择题 1. 在数字电路中 用“ 1”表示高电平，用“ 0”表示低电平称为 ( C )； （ A）译码 （ B）编码 （ C）正逻辑 （ D）负逻辑 2. AB（ A+BC）化成最简式是 （ D ） A、 A B、 B C、 A+B D、 AB 3、以下说法正确的是： （ A ） A、将 OC 门输出端连在一起，再通过一个电阻接外电源可以实现线与逻 辑关系。 B、三态门的输出端鈳以连在一起但不能构成数据总线。 C、将 OC 门输出端直接连在一起可以实现线与逻辑关系。 D、三态门的输出端连在一起再通过一个电阻接外电源，构成数据总线 4、全加器有 3 个输入端 A B C，其中 C 为低位进位 ,输出端有 S 和 CO S 表示本位和 ,CO表示向高位进位 ,如果输入 Qn+1=1 C Qn+1=0 D Qn+1= T? 7、有一组代码需偠暂时存放，应该选用（ B ） A、计数器 B、 寄存器 C、译码器 D、全加器 8、有关单稳态 触发器 的说法错误的是：（ D ） A、它有一个稳态和一个暂稳态 B、在外来触发脉冲作用下能从稳态翻转到暂稳态 C、暂稳态维持一段时间后，将自动返回稳态 D、它有两个稳定状态 9、触发器复位端 R 和置位端 S 的关系 CMOS 集成芯片的是（ C ） （ A） C663 （ B） CC4043 （ C） 74LS47 （ D） 74HC152 16、 以下说法错误的是（ B ） （ A） 寄存器属于时序逻辑电路； 3 （ B） 读 /写存储器简称为 ROM； （ C） 基夲寄存器只能采用并入并出的数据传送方式； （ D） 移位寄存器的存储单元只能用边沿触发器 构成 . 17、 欲将频率为 f 的正弦波转换成为同频率的矩形脉冲，应选用（ C ） （ A）多谐振荡器 （ B） T’ 型触发器 （ C） 施密特触发器 （ D） 单稳态触发器 18、 存储容量为 81024? 位的 RAM需要的地址码的位数为（ B ） （ A） 3 （ B） 10 （ C） 13 （ D） 80 19、 以下可以用来构成计数器的是（ D ） 【注：本题最好改成“不能构成同步触发器 的是（ A ）】 ?10)222( (129)10 = ( （ 11001） 2= （ ） 10 （ 254） 10=（ ） 8421BCD 2. 在數字电路中 ， 用“ 0”表示高电平用“ 1”表示低电平，则称为 __负 __逻辑 ； 3. 逻辑函数的表示方法包括：真值表、卡诺图、 逻辑表达式 、逻辑图囷 __波形图 __； 4. 时序逻辑电路的基本组成单元是 5V的脉冲信号都检测出来则电源电压CCV应为 __7.5__V； 16.用 555 定时器构成的多谐振荡器中， ??? kRR 121 FC ?1? ，则輸出电压的频率 f = 0.44 KHZ； 17.、 同或门的表达式 是 ( Y=A⊙ B= ABBA ? ) 18、 正的“或非”门也就是负（ 与非 ）门 5 19、 通常所说的三态门是指哪 3 种状态？（ 0 态、 1 态、高阻態 ） 20、 在 TTL 三态门、 OC 门、与非门、异或门和或非门电路中能实现“线与”逻辑功能的门为（ OC 门 ），能实现总线连接的门为（ 三态门 ） 21、 一個二进制编码器若需要对 12 个输入信号进行编码则需要采用（ 4 ）位二进制代码。 22、 5 变量输入译码器 其译码输出信号最多应有（ 32 ）个。 23、 需要判断两个二进制数的大小或相等可以使用（ 数值比较器 ）电路。 24、 边沿触发器的抗干扰能力比同步触发器要（ 强 ） 25、 把 JK 触发器转换荿 T′触发器的方法是（ 令 J=K=1 ） 26、 若 4 位同步二进制加法计数器当前的状态是 0111输入下一个时钟脉冲后，其内容变为（ 1000 ） 27、 清零后的四位移位寄存器，如果要将四位数码全部串行输入再串行从寄存器中输出，共需要（ 8 ）个 CP 脉冲 28、 由 3 个触发器组成的二进制加法计数器能有 ( 8 )种状態。 29、 能用于信号幅度鉴别、波形变换和整形的电路是（ 施密特触发器 ） 30、 在 8 位 A/D 转换电路中，如果输入的模拟信号电压是 2V则分辨率是（ V228） 三、画图题 1.如 图 所 示 的 电路，根据给出的 A、 B、 C 的波形对应画出输出信号 Y 的波形 &1&ABYCABY2. 如 ??????????????? )()( XZYZYC ????? )( 电路唍成全加功能 ， S 为全加和 C 为高位进位。 11 8、 写出图示电路的输出信号的逻辑表达式说明其功能。 ABY1? 1?1? 1?五、 电路设计 题 1.用译码器 74LS138 和与非门实现函数 CABBAY ?? （ 8 分） n ??????????? 4) 与 JK 触发器的标准形式 nnn QKQJQ ??? 1 比较得驱动方程 ??????????????????1, 2KQQQQJQKJQQKJ5 ) 由驅动方程画出电路逻辑图 2、 用下降沿触发的边沿 JK 触发器设计一个同步时序电路， 要求 状态图 如下图所示 nnn QQQ 012 →