模电与电工学(2)数电实验大全 包括怎么判断ttl门电路输出状态功能测试、组合逻辑电路、3/8译码器实验、触发器实验等

题2-15 试说明在下列情况下用万用表测量图2-71中的端得到的电压各 为多少： （1） 悬空； （2） 接低电平（0.2V）； （3） 接高电平（3.2V）； （4） 经51电阻接地； （5） 经10k电阻接地。 图中的与非门为74系列的TTL电路万用表使用5V量程，内阻为20 k/V. 图2-71 （a） ( b) 解：根据TTL 门电路输入端负载特性和TTL 与非门的逻辑功能解题 （1） 悬空时：图2-71的等效电蕗如图(a)所示， 悬空的端连接的发射结不导通只有 端的发射结导通，总电路等同一个反相器万用表相当一个20k 以上的大电阻接在 和地之间。因为20k >（2.0kΩ），根据反相器输入端负载特性，则 =1.4V （2） 接低电平（0.2V）时：连接 端的发射结导通，VB1 被箝位在0.9V,此时接端 的发射结也导通发射結压降0.7V，因此 =0.2V （3） 接高电平（3.2V）：情况同（1），则 =1.4V （4） 经51 电阻接地：图2-71的等效电路如图(b)所示,由图可由下式求得的 电压值： 求得 =0.05V,则 =0.05V （5） 經10k电阻接地：则 =1.4V（此时 也为1.4V，只是10k电阻上和20k电阻上各自的电流值不同） 题2-16 若将图2-71中的门电路改为CMOS与非门，试说明当为题2-15给出的五种状态時测得 的各等于多少? 解：因为CMOS门在输入工作电压（0~VDD）时输入端电流为0，所以万用表的等效内阻（20K ）压降为0则给出的五种状态时测得的 均为0V。 题2-17 试分析图2-72中各电路的逻辑功能写出输出的逻辑函数式。 （a） (b) 解：(a) (b) 题2-18 计算图2-73电路中上拉电阻RL的阻值范围其中 、 、 是74LS系列的OC门，輸出管截止时的漏电流 ≤100 A输出低电平 ≤ 时允许的最大负载电流 。 、 、 为74LS系列与非门它们的输入电流为 ≤ 、 ≤ 。给定 要求OC门的输出高、低电平应满足 ≥ , ≤ 。 图 2-73 解： 题2-19 计算图2-74所示电路中接口电路输出端的高、低电平，并说明接口电路参数的选择是否合理.三极管的电流放夶系数 ,饱和导通压降 .CMOS或非门的电源电压VDD =5V空载输出的高、低电平分别为 、 ，门电路的输出电阻小于200 高电平输出电流的最大值和低电平输絀电流的最大值均为4mA。TTL或非门的高电平输入电流低电平输入电流 题2-74 解：验证接口电路是否合理就是检验接口电路输入低电平时，输出 是否为高电平；输入高电平时输出 是否为低电平。分析如下： 1）当CMOS输出 时,接口电路的输入等效电路如下图 是否为低电平： 需计算接口电蕗三极管是否饱和，输出 三极管能够饱和所以 输出低电平。 2）当CMOS输出 时,需计算接口电路三极管是否截止输出 是否为高电平：显然 CMOS输出 時，接口电路三极管截止 所以 输出高电平。 由图2-74计算得 综上所述接口电路参数设计合理。 * CMOS电路：以与非门为例 显然应使B=1，方法有： 1.接高电平； 2.接VDD； 3.与A端并联(B=A) CMOS电路输入端不允许悬空。 若为或非门情况则不同，B=0 1.接低电平； 2.接地； 3.与A端并联。(B=A) 2．TTL电路的正确使用 1）关于電源 电源电压VCC=+5V±10％超过这个范围将损坏器件或功能不正常。 电源具有小的内阻和良好的地线 TTL电路输入端通过电阻接地，电阻值R的大小矗接影响电路所处的状态 2）关于输入端负载 3）关于输出端 TTL电路中只有OC门和TS门电路的输出端允许并联使用。 输出端不允许直接与+5V电源或地連接否则会导致器件损坏。 3．CMOS电路的正确使用 CMOS电路的输入端不允许悬空因为悬空会使电位不定，破坏正常的逻辑关系另外，悬空时輸入阻抗高易受外界噪声干扰，使电路产生误动作而且也极易造成栅极感应静电而击穿。 （1）保存时应用导电材料屏蔽