CIS电路图没有通过DRC能直接AD15输出元件清单单吗

原标题:高速PCB设计系列基础知识14|原理图后处理

PCB设计中,当在Capture CIS中完成原理图设计后,多需要对原理图进行后续处理,如进行DRC检查、元件自动标号回注及属性更新,并进行网络表的创建。

只有电路原理图形成网络表,才可以将数据正确的传递,绘制的电路图才可以顺利导入PCB Editor中。

}

之前使用过cadence画过几块板子,一直没有做过整理。每次画图遇到问题时,都查阅操作方法。现在整理一下cadence使用经历,将遇到问题写出来,避免重复犯错。

(Positive )正片:简单地说就是,在底片上看到什么就有什么。 

(Negative)负片:正好相反,看到的就是没有的,看不到的就是有的。

3)下面通过4层板的例子来说明如何优选各种层叠结构的排列组合方式。 

那么方案1和方案2应该如何进行选择呢?一般情况下,设计人员都会选择方案1作为4层板的结构。选择的原因并非方案2不可被采用,而是一般的PCB板都只在顶层放置元器件,所以采用方案1较为妥当。但是当在顶层和底层都需要放置元器件,而且内部电源层和地层之间的介质厚度较大,耦合不佳时,就需要考虑哪一层布置的信号线较少。对于方案1而言,底层的信号线较少,可以采用大面积的铜膜来与POWER层耦合;反之,如果元器件主要布置在底层,则应该选用方案2来制板。 
如果采用如图11-1所示的层叠结构,那么电源层和地线层本身就已经耦合,考虑对称性的要求,一般采用方案1。 

3、设置层叠步骤及方法

Section窗口,下图以四层板说明:

4)设置每层厚度,主要是外层厚度(信号层)、内层厚度和电介质层厚度。1oZ=35um,线宽1mm,可以通过2A电流。

注意:设置完每层厚度后,观察PCB总体厚度。

5)Artwork光绘文件是否负片输出,一般内电层使用负片输出,减少数据文件大小。上述5步设置,详见下图:

导入路径中选择  原理图中生成netlist后,单击“ Import Cadence”导入网表。根据导入提供信息,判断导入是否成功。


约束规则作用:allegro设计软件优势是高速信号PCB设计,而高速信号需要 考虑信号完整性(信号需要等长)、差分信号等。

当约束设置完成后,PCB工具会自动根据定义 的约束对设计进行检查,不合符约束的地方会用DRC Markers 标记出来。


在PCB 设计中,设计规则主要包括:Electrical时序规则、物理规则、间距规则、相同网络名间距规则、properrties性能规则共4个部分。下面重点介绍以下3个规则设置。

2)新建约束规则方法:以新建电源 PWR为例说明

3)设置约束参数:设置线宽、过孔等

过孔:物理规则设置里面有一栏是Vias,点击即可设置,如下图所示

对于一般net线宽,使用默认DEFAULT线宽;而有特殊要求线宽单独设置。例如:电源相关net,先建立一个CLS_POWER的类,然后将所有电源相关net添加进去,一起设置线宽约束。

1、设置间距值约束规则

进入约束管理器,单击 Spacing,再点击AllLayers,如下图所示。右边有一个DEFAULT 就是默认规则,我们可以修改其值。也支持定义特殊间距约束,点Default按鼠标右键,执行Create-Spacing CSet


1)line to line:根据3W原则,走线之间的间距不应小于两倍走线宽度。对于特殊的信号,如时钟走线,应适当增加走线的间距,至少为走线宽度的两倍,如果可以最好用地线隔离

4)shape to shape:这个间距需要考虑两个shape之间电压差。电压差低于24V,不低于0.5mm即可。具体《距离及相关安全要求》

2、对net设置间距约束

一般间距使用默认DEFAULT。对间距有特殊要求,建立新的间距规则,然后对其net分配该规则。详见下面电源间距约束设置。


Electrical电气规则主要关注:差分信号约束规则、等长约束规则。下面以差分和等长为例说明:

2.4.3.1差分信号约束规则

6、  Neck Gap :差分对Neck模式下的线间距(边到边间距),用于差分对走线在布线密集区域时切换到Neck值。

7、  Neck Width:差分对Neck模式下的线宽,用于差分对走线在布线密集区域时切换到Neck值。

10、Uncoupled length:该约束限制了差分对的一对网络之间的 不匹配长度。



高速布线中等长设置是经常使用的约束规则,在Allegro中等长设置使用相对延时约束规则。在实际使用过程遇到:同一个Net(直接连接的)和 不同Net(XNet)情况。


我们把连续的几段由被动元件(如电阻,电容或电感)连接的net合称为一段Xnet.Allegro中有两个常用的走线长度设置

这样是可以达到要求,不过会加大Layout工程师绕线的难度,因为可能Net*A部分空间比较大有足够的绕线空间,而Net*B部分没有空间绕线,所以就比较难达到要求.如果一种设置能把Net*ANet*B相加,然后再做等长比对,这样就可以解决问题了,好的就是Allegro都早为这些问题考虑过了,只要把Net*ANet*B设置为一个Xnet问题就解决一半了.

下面以LCD板实例说明一下,原理图如下:

依次设置所有需要等长引脚,即LCD_DATA[28] 总线上引脚。

第二步:创建match group。将所有设置等长的网络创建好的管脚对后,选中管脚对,右键选择create-match group。


第三步:设置等长相关参数。主要设置参数如下图所示

2)设置等长基准线和+/-误差。下面以设置CN_LCD_DE为基准线,正负误差:0-1.5mm


Group内的所有管脚对。一般选择Global即可

2Pin delay:大多是在pin之间的延时不一致时,需要做一个补偿,那就需要设置pin delay下的Z Axis Delay指的是计算线长时是否考虑Via的长度,设置好了叠层参数后就会加上via的长度。

group内的线长差。单位有三种:nsmil%;单位%指以目标线的N%为公差。对已经走好的线,以最长值为目标线。

1)Delta指的是基准线比目标线长还是短,长则写入+delta值,短则写入-delta值,和目标线一样长则写入0,计算公差时的基准线便是目标线长加上delta值的结果。一般等长设置中,Delta0

对不满足约束的走线,显示“ED”错误,如图所示。

2)Tolerance值为于基准线的误差,是+/-误差。如果写50mil其实为+50/-50mil误差,实际为100mil的误差。一般设置等长时Delta0,有特殊需要时可以考虑设置delta值。

注:如何修改等长线束中  基准线???方法如下:

2.5布局、布线、铺铜

2、摆放零件的相关操作

移动零件:选择Edit |Move命令,可在Allegro的右下角Cmd中看到move状态,即可移动零件。打开右侧控制面板Find选项,选择合适项。

旋转零件:首先零件处于move状态,右键选择Rotate

镜像摆放零件:首先零件处于move状态,右键选择Mirror

3、使用原理图交互式摆放零件

1)打开原理图和PCB工程

1)使用不同颜色显示多个网络:选择Dispaly |Assign color命令,选择右侧面板 Option中分配颜色。

2)设置布线栅格点:选择Setup | Grids命令,弹出栅格窗口。

1)line lock下拉列表框:选择走线改变方向时,所用的转角型和角度。

  • line:转角处使用直线段
  • arc:转角处使用圆弧
  • off:走线使用任意方向
  • 45:转角方向为45度斜线
  • 90:转角方向为90度斜线
  • 3)Line width:显示当前线宽,可以输入修改。

    4)Bobble下拉列表框:选择操作,走线遇到障碍(过孔和焊盘)时,其中包括以下四项:

    • off:关闭Bobble方式,该方式走线完成忽略障碍物的存在,直接从障碍物穿过,必然导致DRC错误。
    • Hug only:遇到障碍物时采取抱紧障碍物的方式, 与障碍物的间距采用Spacing规则中设置的间距值。
    • Hug preferred: 优先选择抱紧,如果没有空间走线,则采用推挤方式。
    • Shove Preferred:优先选择推挤,如果无法推挤,则采用抱紧方式。

 2)添加局部光学定位点

5)丝印信息处理:1、调整元件丝印信息方向和大小  2、添加板子型号MD、编号SN、时间等 丝印信息


使用NC Parameters设置生成钻孔文件的坐标格式、单位、参数位置和名称参数等。具体设置如下图2.7.1:

钻孔文件包括PCB板上通孔类引脚和过孔的坐标值,供数控机床使用。生成钻孔文件的操作步骤如下

2)设置如下图2.7.2:

图2.7.2 钻孔文件生成设置

Root file name文本框:设置钻孔文件保存路径和名称,文件的后缀名".drl"。一般使用默认即可

3)单击Drill按钮产生钻孔文件,内容如下图:

2.7.3 生成钻孔表和钻孔图

5)单击ok按键,生成钻孔表并附在光标上。在电路板外框内  自动生成钻孔图,同时显示钻孔表。详见下图2.7.4。

图2.7.4 生成钻孔图和钻孔表

Gerber文件是所有电路设计软件都可以产生的文件,在电子组装行业又称为模版文件(stencil data,PCB制造业又称为光绘文件。可以说Gerber文件是电子组装业中最通用最广泛的文件格式。

Gerber文件是EIA的标准格式,分RS274-DRS274-X两种,其中RS274-XRS274-D的扩展文件。生产制造部门在条件许可的情况下,应当尽可能要求用户或设计部门提供RS274-XGerber文件,这样有利于各工序的生产准备。

生成的光绘文件应包括:所有电气层(TOP、BOTTOM、GND、POWER)、阻焊层(Soldmask )、加焊层(Pastemask)、丝印层(Silk)、钻表(Drill)和自己定义内容。下面以四层板为例说明:

钻孔表和自己定义内容:

1)设置光绘文件输出路径方法:

我们可以通过设定“User Preferences”来指定生成Gerber数据文件的保存目录。

步骤7:输入底片名称Paste-top,如下图


注:其他底片内容参考paste-top设置方法 设置,全部设置好了进入下一步。

4) 输出光绘文件前,先按照下图 9.1.1和图9.1.2设置参数。全部设置完,选择“  Creat Artwork”命令,生成光绘文件。


使用CAM350软件查看  光绘gerber文件是否正确。具体操作如下:

第一步:导入需要查看的gerber文件,按照如下操作,选择gerber文件路劲,自动导入。

注意:导入CAM350时单位需 生成gerber文件单位一致。例如:上面生成gerber的单位是公制,则导入CAM350也必须是公制,不然显示异常。

}

我要回帖

更多关于 贴片电容的封装 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信