 上传我的文档
 下载
 收藏
粉丝量：30
该文档贡献者很忙，什么也没留下。
 下载此文档
第3章存储系统的层次结构(考研组成原理)
下载积分：2000
内容提示：第3章存储系统的层次结构(考研组成原理)
文档格式：PDF|
浏览次数：185|
上传日期： 17:51:43|
文档星级：
全文阅读已结束，如果下载本文需要使用
 2000 积分
下载此文档
该用户还上传了这些文档
第3章存储系统的层次结构(考研组成原理)
关注微信公众号您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
5-3 存储系统.ppt 41页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
需要金币：40 &&
你可能关注的文档：
··········
··········
第五章 存储器 ——微机原理与接口技术
2010 本章主要内容 只读存储器(ROM) 掩模式只读存储器 一次编程只读存储器（PROM） 多次编程只读存储器（EPROM, EEPROM ） 只读存储器 只读存储器阵列(16×1位ROM结构） 熔丝式ROM(PROM) 本章主要内容 主存储器与CPU的连接 问题描述：给定CPU数据总线和地址总线的数值参数、单个内存芯片的容量参数，完成CPU与指定容量的存储体之间的连接。 包括：
1、地址线的连接
2、数据线的连接
3、控制信号线的连接（读、写请求/允许/片选等）
考虑：位长（字长）、容量（地址范围、字数）、
芯片数量、连接技巧 连接示例 字长扩展（DBUS） 字数扩展(ABUS) 综合扩展 芯片表示的主存空间 例1 设有32片256K×1位的SRAM芯片，问：
(1) 采用位扩展方法可构成多大容量的存储器？
(2)该存储器需要多少按字节编址的地址位或按32位字编址的地址位？
(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：256K*1位SRAM芯片包含18根地址线
(1)32片256K×1位的SRAM芯片可构成256K×32位的存储器。
(2)如果采用32位的字编址方式，则需要18条地址线，因为218=256K Word。
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。 例2 设有若干片256K×8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解：256K*8位SRAM芯片包含18根地址线
(1) 该存储器需要K = 8片SRAM芯片；
(2) 需要21条地址线，
因为221=2048K，
其中高3位经过译码器输出后用于芯片选择，
低18位作为每个存储器芯片的地址输入。
(3) 该存储器与CPU连接的结构图如下。 例3 某计算机的主存地址空间中，
从地址0x0000到3FFF为ROM存储区域，
从0xFFF为保留地址区域，暂时不用，
从0x6000到0xFFFF为RAM地址区域。
RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求： (1) 如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。 (2) 如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。 (3) 如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图 解： 8KB的存储区域可以用8片存储器芯片构成一组实现。8K×1的存储器芯片的地址线需要13条，即A12~0。 0xFFF为ROM存储区域，从0xFFF为保留地址区域，暂时不用，从0x6000到0xFFFF为RAM地址区域。 CPU 访问0~0xFFFF的地址空间需要地址线16根，为A15~A0，数据线为8位的线路D7~D0 例3 （1）解：如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。
若要将存储器地址布置在2400H开始的的单元,片选信号如何接线?
A15 A14 A13A12
第一组地址:2400H~27FFH,译码器输出的第9个信号作片选
正在加载中，请稍后...第04章习题_中华文本库
第6页/共9页
《计算机组成与体系结构》第四章习题
片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（ ）。
A. 512×16bit
B. 256×8bit
C. 256×16bit
D. 1024×8bit
12. 内存按字节编址，地址从9000H 到CFFFFH ，若用存储容量为16K ×8位芯片构成该内存，至少需要的芯片数是（ ）。
13. 若片选地址为111时，选定某一32K ×16的存储芯片工作，则该芯片在存储器中的首地 址和末地址分别为（ ）。
A. 00000H, 01000H
B. 38000H, 3FFFFH
C. 3800H，3FFFH
D. OOOOH，0100H
二、综合应用題
1. 主存储器的地址寄存器和数据寄存器各自的作用是什么? 设一个1MB 容量的存储器，字 长为32位，问:
1) 按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？.
2) 按字编址，地址寄存器和数据寄存器各几位？编址范围为多大?
2. 用一个512K ×8位的Flash 存储芯片组成一个4M ×32位的半导体只读存储器，存储器按 字编址，试回答以下问题：
1) 该存储器的数据线数和地址线数分别为多少？
2) 共需要几片这样的存储芯片？
3) 说明每根地址线的作用。
3. 有一组16K ×16位的存储器，由1K x 4位的DRAM 芯片构成（芯片是64×64结构) 。问：
1) 共需要多少RAM 芯片？
2) 采用异步刷新方式，如单元刷新间隔不超过2ms, 则刷新信号周期是多少？
4. 设有32片256K ×1位的SRAM 芯片。回答以下问题：
1) 采用位扩展方法可以构成多大容量的存储器？
2) 如果采用32位的字编址方式，该存储器需要多少地址线？
3 ) 画出该存储器与CPU 连接的结构图，设CPU 的接口信号有地址信号、数据信号和控制信 号M R E Q 、W E 。
5. 某机主存空间为64KB ，I/O空间与主存单元统一编址，I/O空间占用1KB ，范围为FC00H~ FFFFH 。可选用8K ×8位和1K ×8位两种SRAM 芯片构成主存储器，R D 和W R 分别为系统提供的读写信号线。画出该存储器逻辑图，并标明每块芯片的地址范围。
6. 设CPU 有16根地址线，8根数据线，并用M R E Q 作为访存控制信号（低电平有效), 用W R 作为读/写控制信号（高电平为读，低电平为写) 。现有下列存储芯片：1K ×4位RAM ，4K ×8位 RAM, 8K×8位 RAM, 2K×8位ROM, 4K×8位ROM ，8K ×8位ROM 及74LS138译码器和各门电路。画出CPU 与存储器的连接图，要求：
1） 主存地址空间分配：6000H~67FFH为系统程序区；6800H~6BFFH为用户程序区。
2） 合理选用上述存储芯片，说明各选几片？
3） 详细画出存储芯片的片选逻辑图。
————————————————
第6页/共9页
寻找更多 ""4. 设有一个具有20位地址和32位字长的存储器，问： (1)该存储器能存储多少个字节的信息？ (2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？ (3)需多少位地址作芯片选择？ 5. 设有一个具有20位地址和32位字长的存储器，问：该存储器能存储多少个字节的信息？ （1） 如果用512k×8位的SRAM组成，需多少片？ （2） 需要多少位地址作芯片选择？ 6. 有一个16K×16的存储器，由1K×4位的DRAM芯片构成问: （1）总共需要多少DRAM芯片? （2）画出存储体的组成框图。
7. 用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。 8. 存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期τ = 50ns。问该存储器的带宽是多少？ 9. 用定量分析方法证明模块交叉存储器带宽大于顺序存储器带宽。 解：假设（1）存储器模块字长等于数据总线宽度
（2）模块存取一个字的存储周期等于T.
（3）总线传送周期为г
（4）交叉存储器的交叉模块数为m. 交叉存储器为了实现流水线方式存储，即每经过τ时间延迟后启动下一模快，应满足
(1) 交叉存储器要求其模快数≥m,以保证启动某模快后经过mτ时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为 t1 = T + (m C 1)τ= mτ+ mτCτ= (2m C 1) τ
(2) 故存储器带宽为W1 = 1/t1 = 1/(2m-1)τ
(3) 而顺序方式存储器连续读取m个字所需时间为
2t2 = mT = m×τ
(4) 2存储器带宽为W2 = 1/t2 = 1/m×τ
(5) 比较(3)和(5)式可知，交叉存储器带宽W1 > 顺序存储器带宽W2
10. 图B6.1是某SRAM的写入时序，其中R / W 是读 、写命令控制线，当R / W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中时序的错误，并画出正确的写入时序。
图B6.1 11. 设有一个具有20位地址和32位字长的存储器，问： (1)该存储器能存储多少个字节的信息？ (2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？ (3)需多少位地址作芯片选择？
12. 有一个16K×16的存储器，由1K×4位的DRAM芯片构成问: （1） 总共需要多少DRAM芯片? （2） 画出存储体的组成框图。
1. 某微机有16条地址线,现用SRAM 2114(1K×4)存储器芯片组成存储系统,?问：(1) 采用线选法译码时，系统的存储器容量最大为多少?此时需要多少个2114 存储器芯片?若采用全译码译码，系统最大存储量又为多少?需要多少2114芯片? 2. 设某微机系统有一个14位地址和8位数据的存储器，
问：(1) 此存储器能存储多少字节的信息?
(2) 若存储器由4K×4位RAM芯片组成，需要多少芯片?
(3) 若分别采用线选法和全译码法各需要多少根地地线作芯片选择? 3. 某微机有16条地址线,现用DRAM 2118(16K×1)存储器芯片组成存储系统,。 问：(1) 采用线选法译码时，系统的存储器容量最大为多少?此时需要多少个2118 存储器芯片?
(2) 若采用全译码法译码，系统最大存储量又为多少?需要多少2118芯片? 4. 某微机系统，ROM为2KB，其最后一个单元的地址为1FFFH；RAM为3KB。已知其地址是连续的，且ROM在前，RAM在后。求该存储器的首地址和末地址。 5. 某微机系统中，用两片EPROM27128（16K×8）和2片SRAM6264(8K×8)组成存储器系统。已知EPROM在前，SRAM在后，起始地址为0000H。试写出每一存储芯片的地址空间范围。 6. 某微机系统中，用两片EPROM27128（16K×8）和2片SRAM6264(8K×8)以及一个3：8译码器（74LS138）组成存储器系统。已知EPROM在前，SRAM在后，起始地址为0000H。试画出系统连接图，并写出每一存储芯片的地址空间范围。 7. 某微机系统中，用两片EPROM2716（2K×8）和2片SRAM2114(1K×4)组成存储器系统。已知EPROM在前，SRAM在后，起始地址为0800H。试写出每一存储芯片的地址空间范围。 8. 分别用1K×1和4K×8的RAM芯片组成16K×8位的存储器,各需要多少芯片?在地址线中用多少位参与片内寻址？多少位组合成片选信号（设地址总线为16位）。 9. 用8K×8位的EPROM 2764、8K×8位的RAM 6264和译码器74S138（3：8译码器）构成一个16K字的存储器子系统，试画出存储器系统与CPU的连接图，写出各组芯片的地址分配。 10. 用256×4RAM芯片和74LS139（2：4译码器）构成一个1K的存储器子系统，试画出存储器系统与CPU的连接图。 11. 有两种静态RAM芯片：1K×1位16片，4K×1位4片，试利用译码器74LSI39构成一个4K字的存储器子系统，并画出存储器系统与CPU的连接图 12. （10%）某微机系统有两种静态RAM芯片：1K×1位16片，4K×1位4片，试利用译码器构成一个存储器子系统，并画出存储器系统与CPU的连接图 13. 某存储器系统中，已配有一个地址为0000H-1FFFH的ROM区域，现再用一个RAM芯片（8K×4）形成一个16K×8位的RAM区域，起地址为2000H。系统地址线A15-A0，数据线D7-D0，片选线CS，译码器74LSI39，试画出存储器系统与CPU的连接图。 P25
3.13下面是关于存储器的描述，请选出正确的叙述。 （1）CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。 （2）因为动态存储器是破坏性读出，因此必须不断地刷新。 （3）随机半导体存储器（RAM）中的任何一个单元都可以随机访问。 （4）固定存储器（ROM）中的任何一个单元都不能随机访问。 （5）一般情况下，ROM和RAM的存储体是统一编址的。 （6）由于半导体器加电后才能存储数据，断电后数据就丢失。因此用EPROM做成的存储器，加电后必须重写以来的内容。 （7）交叉存储器主要解决扩充容量问题。 （8）访问存储器的请求是由CPU发出的。 （9）Cache与主存统一编址，即主存空间的某一部分属于Cache. (10)Cache的功能全由硬件实现。 （11）在虚拟存储器中，外存和主存以相同的工作方式，因此允许程序员用比主存空间大得多的外存空间编程。 *（12）Cache存储器的内容是由操作系统调入的。 P126 3.25设有一个1MB容量的存储器，字长为32位，问： （1）按单字节编址，地址寄存器、数据寄存器各为多少位？编址范围多大？ （2）按双字节编址，地址寄存器、数据寄存器各为多少位？编址范围多大？ 14. （3）按4字节编址，地址寄存器、数据寄存器各为多少位？编址范围多大？}