【图文】2-时序逻辑电路设计_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
2-时序逻辑电路设计
上传于|0|0|文档简介
&&合肥工业大学VLSI CAD
大小：1.24MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢可编程逻辑器件原理结构与描述语言
可编程逻辑器件原理结构与描述语言
数字电路基础知识回顾数字信号在时间上和数值上都是一些离散的数值，在电路中常表现为突变的电压或电流；数字信号是一种二值信号，用两个电平（高电平和低电平）来分别表示两个逻辑值（逻辑1和逻辑0）。在正逻辑中，用1代表高电平，0代表低电平。两个逻辑值和二进制数中的0和1正好对应，因此，数字系统中常用二进制数来表示数据。数字电路设计的基础是CMOS倒相器。CMOS倒相器的直流特性跟nMOS管和pMOS管的宽长比有关，它也决定了功耗和直流输入输出特性。CMOS倒相器的交流特性与其输出电容Cout有关，Cout包括栅极到漏极的n管的分布电容、栅极到漏极p管的电容、漏极与基极的电容、引线电容器输出电容。相应的开关时间和输出电容成正比，跟它的β值和阈值电压有关。倒相器可以在不同的域上表示，在结构域上用一个上拉管和下拉管表示，在行为域上用输入输出电压之间的关系特性表示，在物理域上就是实现这个COMS倒相器功能的器件，包括多晶硅、扩散区、金属引线、通孔和p阱等。CMOS倒相器的优点：（1）传输特性理想，但过渡区比较陡；（2）逻辑摆幅大，高电平基本接近Vdd电源电压，低输出电平接近零；（3）一般Vth位于电源Vdd的中点，即Vth等于电源电压Vdd的1/2，因此噪声的容限很大；（4）只有在状态转换为b-e段时，两管才同时导通，因此功耗很小；（5） CMOS倒相器是利用p、n管交替通、断获取输出高、低电压的，而不是像单管那样为保证Vol足够低而确定p、n管的尺寸，因此CMOS反向器是一个无损电路。数字电路输入、输出之间存在一定的逻辑关系，描述该关系的函数为逻辑函数，逻辑函数中的变量和函数值通常只取0或1两个值，逻辑运算中的三种基本运算是与、或、非。逻辑函数的表示方法有真值表、函数表达式和逻辑图，三者之间可以互相转换。通常，逻辑表达式都不是最精简的，因此需要对逻辑表达式进行化简，即用最小的逻辑资源达到相同的逻辑目的。化简逻辑函数有两种方法，一是公式法，相应的公式有互补律、重叠律、交换律、结合律、分配律、反演律、吸收律等。二是卡诺图法，该方法基于合并相邻最小项的原理进行化简，简单、直观、不易出错，有一定的步骤和方法可以遵循。组合逻辑电路组合逻辑电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合逻辑电路由门电路组合而成，电路中没有记忆单元，即没有触发器、反馈通路。常用的组合逻辑电路包括编码器、译码器、多路选择器、比较器、算术运算电路等。组合电路的每个输出变量可以是全部输入的变量和部分输入变量的函数。在最坏的工作条件下，组合逻辑电路各逻辑门的驱动能力与标准倒相器相同。组合逻辑的设计可看作是对标准倒相器的改造，由于n管的导通率是p管的2.5倍，所以p沟电阻约为n沟电阻的2.5倍。组合逻辑也可以用一个可编程的逻辑阵列电路实现。分析组合逻辑电路的步骤：首先写出输出端的逻辑表达式，其次对表达式进行化简，再次列出真值表，最后确定逻辑功能。设计组合逻辑电路的步骤：首先根据设计要求列出真值表，其次写出逻辑表达式或者填写卡诺图，再次进行逻辑化简或者变换，最后画出逻辑图。时序逻辑电路时序逻辑电路由组合电路和存储电路两部分构成，时序逻辑电路在任何一个时刻输出的信号不仅与当时的输入信号有关，而且与电路原来的状态有关；在结构上，时序逻辑电路除包含组合电路外还有存储电路，有记忆能力；组合逻辑电路的基本元件是门电路，而时序逻辑电路的基本单元是触发器。触发器可维持在0状态或1状态保持不变，在外界信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。根据逻辑功能的不同，触发器可分为：RS触发器、JK触发器、D触发器、T触发器等，在FPGA应用中主要用D触发器。根据触发脉冲输入方式的不同，时序电路分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化由同一个时钟脉冲控制；异步时序电路是指各触发器状态的变化不受同一个时钟脉冲控制。常用时序逻辑电路有计数器、移位寄存器等。计数器计算电路输入时钟脉冲个数，还可实现计时、定时、分频等功能。移位寄存器除了接收、存储、输出数据外，还能实现数据的串并转换。分析时序逻辑电路时，先根据逻辑图写出各逻辑方程式：各触发器的时钟方程、时序电路的输出方程以及各触发器的驱动方程。将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。可编程逻辑器件原理与结构存储器用来存储二进制信息。根据功能不同，半导体存储器可分为两大类：随机存取存储器（RAM）和只读存储器（ROM）。随机存储器由地址译码器、存储矩阵以及读写控制器构成。它既能方便地读出所存数据，又可随时写入新数据，但数据易失，一旦掉电所存数据全部丢失。只读存储器（ROM）的内容只能读出不能写入，存储的数据不会因断电而消失，所以具有非易失性。固定ROM是由地址译码器和存储矩阵构成的组合逻辑电路。根据数据写入方式的不同，ROM又可分成固定ROM和可编程ROM。后者又可分为PROM、EPROM、E2PROM和和快闪存储器等，特别是E2POM和快闪存储器可以进行电擦除。存储器的容量等于字长和字数的乘积。可编程逻辑器件英文名字PLD （Programmable Logic Devices），可分为简单的PLD和复杂的PLD。简单的PLD分为：PROM、PLA、PAL、GAL；复杂的PLD分为：可编程逻辑器件CPLD和现场可编程逻辑门阵列FPGA。70年代时可能只有PROM和PLA器件。PAL器件是一次性的，GAL在PLA的基础上可以反复使用。80年代中期推出了FPGA，又在PAL的基础上推出了CPLD。CPLD开始时不能电擦除，用紫外线擦除编程后，再插到系统上，叫不在系统内编程。有了电擦除电编程后才有系统内编程，到90年代发展到内嵌复杂功能FPGA来满足系统级的要求。现场可编程门阵列FPGA,必须有三种可编程的资源。首先，I／0可编程，用户可以设置引脚是输入还是输出，是CMOS电平还是TTL电平，可决定是否有上拉或信号激变，以及速率的快慢。其次，逻辑可编程，即中间排成行和列的逻辑单元可编程，可以实现组合逻辑电路和时序逻辑电路，在逻辑模块里有实现组合逻辑和集成的元件触发器；再次，互连线资源可编程，在贯穿行和列的逻辑块之间，分布了很多的互连线，这些互连线可编程。用某些连线、以一定的方式把各种功能连接起来实现设计需要，就构成了FPGA。根据逻辑实现和可编程方式的不同，FPGA分为两类：一，逻辑用查找表来实现，编程通过SRAM方式实现，叫SRAM查找表结构：二，逻辑通过多路开关实现，编程通过熔丝的通断实现，称为多路开关反熔丝结构，或者说是反熔丝的多路开关结构。采用SRAM查找表结构的FPGA厂商有Altera、Xilinx, Lattice等；Actel和Quicklogic则是采用反熔丝多路开关结构的代表厂商。当前，FPGA广泛应用于各种终端领域，如消费电子、通信、工业自动化、工业应用、计算机以及汽车电子等。针对低功耗要求，FPGA采取措施降低动态功耗，提高性能。静态功耗漏泄电流主要因工艺产生，动态功耗P=CV2F，跟电压的平方成正比，跟频率成正比，跟分布电容C成正比，频率的增加会提高功耗。降低功耗的方法是简化系统的发热设计，并简化供电的系统设计。可编程逻辑器件描述语言硬件描述语言HDL是描述数字电路和系统的一种计算机语言，利用这种语言，可以从上层（顶层）到下层（底层）（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示复杂的数字系统。硬件描述语言发展至今已有20多年的历史，对设计自动化曾起到极大的促进和推动作用。20世纪80年代后期，VHDL和Verilog HDL先后成为IEEE标准。VHDL是美国一个超高速集成电路开发计划，首先采用硬件描述语言设计，最后变成IEEE标准。随着系统级FPGA以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。为适应新情况，针对系统设计出现了很多新的硬件描述语言，如Superlog、SystemVerilog、SystemC、HandleC、Cynlib C＋＋等，但有的还不是很成熟。用HDL开发CPLD/FPGA的完整性流程为：1、文本编辑：用任何文本编辑器都可以进行。2、功能仿真：检查逻辑功能是否正确。3、逻辑综合：把设计综合成最简单的布尔表达式和信号的连接系。4、布局布线：即把设计好的逻辑安放到CPLD/FPGA内。5、时序仿真、利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。6、编程下载：确认仿真无误后，将文件下载到芯片中。目前最主要的硬件描述语言是VH DL和Verilog HDLo两种语言的差别并不大，描述能力也类似，掌握其中一种语言以后，可以通过短期的学习，很快学会另一种语言。选择任何语言主要还是看周围人群的使用习惯，这样可以方便日后的学习交流。如果是ASIC设计人员，则应掌握Verilog,因为在IC设计领域，90％以上的公司都采用Verilog进行设计。对于CPLD/FPGA设计者而言，两种语音可以自由选择。
书名:数学逻辑（第2版）作者:毛法尧　编著出版社：高等教育出版社原价：29.30出版日期：ISBN：2字数：530000页数：363印次：2版次：3纸张：胶版纸开本：16开商品标识：编辑推荐内容提要本书第一版是“教育部面向21世纪教学内容和课程体系改革”的研究成果，被列入教育部面向21世纪课程教材、“九五”国家级重点教材。第二版被列为“十一五”国家级重点教材。本书着重介绍数字系统逻辑设计的基本理论和方法，同时对数字技术的新成果和新方法作了适当介绍。最后说一下&&和&的区别，其实在进行逻辑与运算时，既可以使用&&也可以使用&，在功能上本身没有区别。两者区别的位置在，对于&来说，如果左侧条件为false，也会计算右侧条件的值，而对于&&来说，如果左侧的条件为false，则不计算右侧的条件，这种现象被称作短路现象。 示例代码： int n = -1; boolean b1 = (n &= 0) && (n & 10); 本文摘自：《中国教程网(库)》（转载请保留） 上一篇：Java编程那些事儿22—比较运算符 下一篇：Java编程那些事儿24—赋值运算符君，已阅读到文档的结尾了呢~~
第2章 可编程逻辑器件
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
第2章 可编程逻辑器件
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口组合逻辑控制器包括硬连线控制器与门阵列控制器两种。
1．硬连线控制器
硬连线（Hard-wired）控制器是早期设计计算机控制器的一种方法。这种方法是把控制部件看作为产生专门固定时序控制信号的逻辑电路，而此逻辑电路以使用最少门电路和取得最高操作速度为设计目标。这种逻辑电路是一种由门电路和触发器构成的复杂逻辑网络。一旦控制部件构成后，除非重新设计和物理上对它重新连线，否则要想增加新的控制功能是不可能的。
硬连线控制器主要由组合逻辑网络、指令寄存器和指令译码器、时序发生器等部分组成，如图5-13所示。其中，组合逻辑网络产生计算机所需的全部操作命令，是控制器的核心。
组合逻辑网络的输入信号有三个来源：⑴来自指令译码器的输出I；⑵来自执行部件的反馈信息B；⑶来自时序发生器的时序信号T。组合逻辑网络的输出信号就是微操作控制信号C，它用来对执行部件的操作进行控制。
因此，组合逻辑网络输出的微操作控制信号C，就是以上输入信号的逻辑函数，即：
硬连线控制器的设计步骤如下：首先根据各条指令的功能要求，按照给出的数据通路，编写每条指令的操作流程；然后根据全部指令的操作流程，并与适当的时序信号相结合，写出每个微操作控制信号的逻辑表达式，并进行化简；最后按此逻辑表达式，用与门、或门和非门等逻辑门电路及触发器来产生微操作控制信号。
2．门阵列控制器
由大量的与门、或门阵列等电路构成的器件，称为门阵列（Gate Array）器件。典型代表产品包括：可编程逻辑阵列（Programmable Logic Array，PLA）、可编程阵列逻辑（Programmable Array Logic，PAL）、通用阵列逻辑（Generic Array Logic，GAL）等。
用门阵列器件设计的操作控制器，称为门阵列控制器，其工作原理与硬连线控制器基本相同，但门阵列控制器用门阵列器件代替硬连线控制器中的组合逻辑网络。
用门阵列实现微操作信号发生器时，把操作码、时序信号和状态条件作为门阵列的输入，按一定的“与”、“或”关系编排后，其输出便是微操作控制信号。
显然，门阵列控制器也是一种组合逻辑控制器，但是与常规的硬连线控制器不同，它是可编程的，并且不需要把一系列门电路和触发器通过硬连线组织起来。
门阵列控制器的设计步骤如下：首先根据各条指令的功能要求，按照给出的数据通路，编写每条指令的操作流程；然后根据全部指令的操作流程，并与适当的时序信号相结合，写出每个微操作控制信号的逻辑表达式，并进行化简；最后按此逻辑表达式，用门阵列器件来产生微操作控制信号。
3．组合逻辑控制的特点
组合逻辑控制方法包括硬连线方法与门阵列方法两种。
硬连线方法是分立元件时代的产物，采用这种方法的一项重要指标是尽量减少所用的逻辑门数目，以降低成本。但这样造成控制器结构不规整，各种操作控制信号以明显的随机形式散布在整个计算机中，不便于维修，可靠性低，并且造价高。
而门阵列方法则是用大规模集成电路来实现上述随机逻辑，从而克服了前者的缺点。
组合逻辑控制的特点如下：
（1）组合逻辑控制的设计和调试均非常复杂，且代价很大。
（2）与微程序控制相比，组合逻辑控制的速度较快，其速度主要取决于逻辑电路的延迟。
因此，尽管微程序控制技术已经在现代计算机设计中被广泛采用，但是近年来在某些新型的超高速计算机结构中，又重新选用了组合逻辑控制器，或与微程序控制器混合使用。君，已阅读到文档的结尾了呢~~
认识计算机中常用的逻辑元件.&2.&了解逻辑函数及组合逻辑电路,时序逻辑电路.&能用真值表,逻辑图,表达式,卡诺图及波形图表示逻辑函数;&能用卡诺图法进行逻辑函数的化简;&能运用逻辑函数的基本定律和常用公式进行逻辑函数化简;&能够理解...
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
计算机常用逻辑元件
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口}