ACTIVE CHIP PACKAGE SUBSTRATE AND PREPARATION METHOD OF THE SUBSTRATE
WIPO Patent Application WO/
The present invention provides an active chip package substrate and a preparation method of the substrate. The active chip package substrate comprises: at least one upper active chip, embedded in the core board and having an active surface facing a lower surface of the core board, the upper active chip being and at least one lower active chip, embedded in the core board and having an active surface facing an upper surface of the core board, the lower active chip being an active bare chip. In the active chip package substrate and the preparation method of the substrate according to the present invention, the active chip is not packaged before being embedded, and is thinned, so that a package structure is miniaturized and the weight of the package structure is lightened, thereby simplifying the substrate manufacturing process and improving the production efficiency. Moreover, in the present invention, a plurality of active bare chips is embedded on both sides of the substrate at the same time, thereby improving the integration level. Meanwhile, a great deal of freedom and space are provided at both sides of the substrate, and multi-layer wiring can be performed continuously, thereby improving the process quality and reliability of electrical connection.
Inventors:
YU, Zhongyao (No.3 Beitucheng West Road, Chaoyang District, Beijing 9, 100029, CN)
于中尧 (中国北京市朝阳区北土城西路3号, Beijing 9, 100029, CN)
Application Number:
Publication Date:
06/06/2013
Filing Date:
11/29/2011
Export Citation:
INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES (No.3 Beitucheng West Road, Chaoyang District, Beijing 9, 100029, CN)
中国科学院微电子研究所 (中国北京市朝阳区北土城西路3号, Beijing 9, 100029, CN)
YU, Zhongyao (No.3 Beitucheng West Road, Chaoyang District, Beijing 9, 100029, CN)
International Classes:
H01L25/00; H01L21/48
View Patent Images:
&&&&&&PDF help
Foreign References:
CNACN1819160A
Attorney, Agent or Firm:
CHINA SCIENCE PATENT AND TRADEMARK AGENT LTD. (25/F, Bldg. B Tsinghua Tongfang Hi-Tech Plaza,No.1, Wangzhuang Rd., Haidian District, Beijing 3, 100083, CN)
1、 一种有源芯片封装基板， 其特征在于， 包括- 芯板；
至少一个上有源芯片， 嵌入所述芯板内， 其主动面朝向所述芯板 的下表面， 该上有源芯片为有源裸芯片； 及
至少一个下有源芯片， 嵌入所述芯板内， 其主动面朝向所述芯板 的上表面， 该下有源芯片为有源裸芯片。
2、 根据权利要求 1所述的有源芯片封装基板， 其特征在于， 所 述芯板为以下材料中的任何一种经热压固化形成：
环氧树脂、 聚酰亚胺、 双马来醯亚胺 -三嗪树脂、 液晶聚合物、 ABF膜、 聚苯醚、 聚四氟乙烯， 聚对二甲苯或笨丙环丁烯。
3、 根据权利要求 1所述的有源芯片封装基板， 其特征在于， 所 述有源裸芯片包括： 第一钝化层和第二钝化层；
所述第一钝化层形成于所述有源裸芯片的主动面，在有源裸芯片 主动面电极的位置开有窗口；
所述第二钝化层形成于所述第一钝化层的表面及有源裸芯片主 动面电极的窗口位置， 其朝向外侧的表面为平面；
所述上有源芯片的第二钝化层与所述芯板的下表面共面；所述下 有源芯片的第二钝化层与所述芯板的上表面共面。
4、 根据权利要求 3所述的有源芯片封装基板， 其特征在于， 所 述第一钝化层的材料为氮化硅； 所述第二钝化层的材料为聚酰亚胺。
5、 根据权利要求 1至 4中任一项所述的有源芯片封装基板， 其 特征在于， 还包括：
至少一个无源芯片， 嵌入所述芯板内， 其主动面朝向所述芯板的 下表面或下表面。
6、 根据权利要求 1至 4中任一项所述的有源芯片封装基板， 其 特征在于， 还包括：
布线介质层， 形成于所述芯板的上表面和下表面； 外层电路图形， 形成于所述介质层之上， 其通过穿过所述介质层 及所述第二钝化层的金属化盲孔与所述有源裸芯片的主动面电极相 连接。
7、 根据权利要求 6所述的有源芯片封装基板， 其特征在于， 在 所述芯板的至少一面，所述布线介质层和外层电路图形为相互层叠的 多层。
8、 一种制备有源芯片封装基板的方法， 其特征在于， 包括： 将至少一个上有源芯片的主动面一侧通过临时键合膜键合固定 于上承载板；将至少一个下有源芯片的主动面一侧通过临时键合膜键 合固定于下承载板； 所述上有源芯片和下有源芯片均为裸有源芯片； 所述上有源芯片和所述下有源芯片的主动面一侧均朝向外侧，在 所述上承载板和下承载板中间加入至少一层片状半固化介质，所述至 少一层片状半固化介质的厚度大于所述上有源芯片的厚度或下有源 芯片的厚度或上有源芯片与下有源芯片厚度之和；
将所述上承载板、至少一层片状半固化介质和下承载板进行真空 热压键合，所述至少一个上有源芯片和至少一个下有源芯片嵌入所述 至少一层半固化介质内，所述至少一层片状半固化介质固化后形成芯 解键合去除所述芯板两侧的临时键合膜，所述上承载板和下承载 板随之去除，从而将所述至少一个上有源芯片和至少一个下有源芯片 封装入所述芯板内， 形成有源芯片封装基板。
9、 根据权利要求 8所述的制备有源芯片封装基板的方法， 其特 征在于，
所述临时键合膜为实现有源芯片和承载板键合， 并通过紫外光、 热分解或者溶剂解除所述键合的薄膜；
所述片状半固化介质选自以下材料中的一种： 环氧树脂、聚酰亚 胺、 双马来醯亚胺 -三嗪树脂、 液晶聚合物、 ABF膜、 聚苯醚、 聚四 氟乙烯， 聚对二甲苯或笨丙环丁烯。
10、根据权利要求 8所述的制备有源芯片封装基板的方法， 其特 征在于，所述将至少一个上有源芯片的主动面一侧通过临时键合膜键 合固定于上承载板；将至少一个下有源芯片的主动面一侧通过临时键 合膜键合固定于下承载板的步骤之前还包括：
在晶圆上制作多个连续的有源芯片，每个有源芯片上带有多个电 极；
在所述晶圆上形成第一钝化层， 并在所述第一钝化层上进行开 窗， 以露出所述有源芯片的所述金属电极；
在带有开窗的所述第一钝化层上制作第二钝化层，该第二钝化层 覆盖住所述第一钝化层， 并且填充所述第一钝化层的开窗；
对所述晶圆进行切割， 形成多个有源芯片， 每个有源芯片的上表 面均带有所述第一钝化层和所述第二钝化层，所述上有源芯片和下有 源芯片均选自所述多个有源芯片。
11、 根据权利要求 10所述的制备有源芯片封装基板的方法， 其 特征在于， 所述第一钝化层的材料为氮化硅； 所述第二钝化层的材料 为聚酰亚胺。
12、 根据权利要求 10所述的制备有源芯片封装基板的方法， 其 特征在于， 所述对晶圆进行切割的步骤之前还包括- 对所述晶圆的背面进行减薄和磨平。
13、 根据权利要求 10所述的制备有源芯片封装基板的方法， 其 特征在于，所述至少一个上有源芯片和至少一个下有源芯片封装入所 述芯板内的步骤之后还包括- 在所述芯板的两面分别制作布线介质层和外层布线层；
在所述芯板的两面分别形成盲孔，该盲孔穿过所述布线介质层和 有源芯片的第二钝化层， 该有源芯片为上有源芯片和 /或下有源芯片； 在所述盲孔内沉积金属， 形成导电盲孔， 所述有源芯片的电极通 过所述导电盲孔电性连接至所述外层布线层；
对所述芯板两面的外层布线层分别进行刻蚀， 形成外层电路图 形。
14、 根据权利要求 13所述的制备有源芯片封装基板的方法， 其 特征在于，所述对芯板两面的外层布线层分别进行刻蚀的步骤之前还 包括： 在所述芯板的两面形成导电通孔，该导电通孔将所述芯板两面的 外层布线层电性连接。
15、 根据权利要求 13所述的制备有源芯片封装基板的方法， 其 特征在于， 所述形成外层电路图形的步骤之后还包括- 在所述芯板的至少一面，继续形成一层或多层的布线介质层和外 层电路图形。
16、 根据权利要求 8至 15中任一项所述的制备有源芯片封装基 板的方法， 其特征在于，
所述将至少一个上有源芯片的主动面通过临时键合膜键合固定 于上承载板的步骤同时还包括：将至少一个无源元件的主动面通过所 述临时键合膜键合固定于上承载板； 和 /或所述将至少一个下有源芯 片的主动面通过临时键合膜键合固定于下承载板的步骤同时还包括： 将至少一个无源元件的主动面通过所述临时键合膜键合固定于下承 载板；
所述将至少一个上有源芯片和至少一个下有源芯片嵌入所述半 固化介质内的步骤同时包括：将所述至少一个无源元件嵌入所述半固 化介质内。
Description:
有源芯片封装基板及制备该基板的方法
本发明涉及微电子行业系统封装技术领域， 尤其涉及一种有源芯片 封装基板及制备该基板的方法。 背景技术
现代便携式电子产品对微电子封装提出了更高的要求， 随着其更轻、 更薄、 更小、 高可靠性、 低功耗的不断追求， 微电子封装也朝着密度更 高、 尺寸更小的封装形式发展。 微电子封装将从有封装、 少封装向无封 装方向发展， 因此直接芯片粘接（Direct Chip Attach, 简称 DCA)技术引 起越来越多的重视。 直接芯片粘接技术是一种封装效率最高的封装技术， 它 "没有"封装而直接将芯片粘接到印刷电路板或者基板中， 其优点是 它具有更好的电性能， 更直接的散热通道， 更轻、 更小的尺寸和更低的 成本。
通常， 这些芯片封装后， 再焊接安装到基板表面上。 现在要把这些 裸有源芯片直接埋置到基板内部， 其复杂程度显而易见。 由于芯片的内 部组成与结构比起无源元件来要复杂得多， 因此埋置芯片比起埋置无源 元件要困难得多， 在埋置芯片过程中， 由于芯片的厚度比薄膜无源元件 要厚得多， 首先要先将其平面化， 薄型化， 然后再进行埋置过程。 此外， 芯片在基板内部的互连结点比无源元件要多很多， 而且这些互连结点的 导线精细度要求也高很多， 大多数是 "微米级"、 甚至是 "纳米级" 的连 接， 这都给芯片的埋置带来了很多困难。
目前芯片埋入主要有两种方式， 一种采用奥克姆（Occam)工艺， 另 一种采用聚合物内嵌（Chip in Polymer) 工艺， 其思想都是基于先将芯片 配置在某种很薄的核心基板上， 然后围绕着这些芯片 "长" 出一块板子 来， 因此芯片埋入具有以下优势： 首先， 在组装中不再需要焊料， 也就 不再需要回流， 那些与焊料以及回流有着直接或者间接关系的大量缺陷 将会消失； 其次， 由于互联距离的缩短会提高性能， 在多数的该工艺设 计中， 将不会有引线， 取而代之的是器件通过微过孔与走线互联， 这里 器件还可以被置于另一个器件之上； 最后， 用该种工艺完成的基板在本 质上有着较高的强度， 能够承受更多的冲击和震动。 而且这种板也可以 称之为封装基板， 一种带有封装功能的基板。
中国专利 CNA采用带有空穴的承载板实现了两个芯片背 对背在承载板的埋入。 如图 1A所示， 首先在两个承载板 21a和 21b预先 开孔， 将芯片 233a和 233b放置在预设孔中， 并釆用介质 221a和 221b 将芯片 233a和 233b分别埋置在孔中，最后将两个承载板 21a和 21b通过 介质层 26面对面连接起来， 由于承载板需要预先开孔， 芯片分别埋置于 预设孔后， 再进行堆叠压合， 工艺比较繁复。
美国专利 NO.提出了一种芯片封装结构及制作方法， 如 图 1B所示，该法是先采用倒装焊技术将封装芯片 108和 208分别连接到 两块基板上， 先将一块已连接有封装芯片 108 的基板上压合一层介质层 120， 再将另一块已倒装连接有封装芯片 208的基板面朝下压合到介质层 120, 然后去除两边的基板， 这样就实现了多个封装芯片的埋入， 但是上 述专利中芯片采用倒装连接到基板上然后压合介质层， 这样当凸点比较 多， 间距比较小时， 有可能介质层无法完全填充芯片的凸点与凸点之间 的空隙 （即图 1B中的 B )， 造成气泡的存在， 而且芯片已经经过封装， 这样芯片本身的尺寸就很大， 那么封装结构也就会比较大， 很难减小整 个封装体的尺寸。 发明内容
(一） 要解决的技术问题
针对上述一个或多个问题， 本发明提供了一种有源芯片封装基板及 制备该基板的方法， 实现了多个芯片的同时埋入和电路的高性能及小型 轻量化， 同时也提高了效率和集成度。 '
(二） 技术方案
根据本发明的一个方面， 本发明公开了一种有源芯片封装基板。 该 有源芯片封装基板包括： 芯板； 至少一个上有源芯片， 嵌入芯板内， 其 主动面朝向芯板的下表面， 该上有源芯片为有源裸芯片； 及至少一个下 有源芯片， 嵌入芯板内， 其主动面朝向芯板的上表面， 该下有源芯片为 有源裸芯片。
根据本发明的另一个方面， 本发明还公开了一种制备有源芯片封装 基板的方法。 该方法包括： 将至少一个上有源芯片的主动面一侧通过临 时键合膜键合固定于上承载板； 将至少一个下有源芯片的主动面一侧通 过临时键合膜键合固定于下承载板； 上有源芯片和下有源芯片均为裸有 源芯片； 上有源芯片和下有源芯片的主动面一侧均朝向外侧， 在上承载 板和下承载板中间加入至少一层片状半固化介质， 片状半固化介质的总 厚度大于上有源芯片或下有源芯片的厚度； 将上承载板、 至少一层片状 半固化介质和下承载板进行热压键合， 至少一个上有源芯片和至少一个 下有源芯片嵌入半固化介质内， 至少一层片状半固化介质固化后形成芯 板； 解键合去除芯板两侧的临时键合膜， 上承载板和下承载板随之去除， 从而至少一个上有源芯片和至少一个下有源芯片封装入芯板内， 形成有 源芯片封装基板。
(三） 有益效果
从上述技术方案可知， 本发明有源芯片封装基板及制备该基板的方 法具有下列有益效果- ( 1 ) 本发明采用有源裸芯片直接进行埋置， 避免了已封装芯片埋置 时凸点和凸点间气泡的产生；
(2) 本发明中， 由于有源裸芯片不经过封装， 并且经过了薄型化处 理， 从而实现封装结构的微小型化和轻量化， 因此简化了基板制作工艺， 提高了生产效率；
(3 ) 本发明实现了多个有源芯片在基板两面的同时埋入， 提高了集 成度； 同时在基板两面有很大的自由度和空间， 可持续进行多层布线， 从而提升了工序质量与电性连接可靠度；
(4) 本发明整个工艺采用的方法可与平面半导体工艺兼容， 实现了 封装和基板的一体化制作。 附图说明
图 1A为本发明现有技术芯片封装结构一的示意图;
图 1B为本发明现有技术芯片封装结构二的示意图; 图 2为本发明实施例芯片封装方法的流程图；
图 3a-3e 为本发明实施例芯片封装方法中的对有源芯片制作钝化层 并进行薄型化和切割的制作过程； 其中- 图 3a为带有金属电极的多个有源芯片的整个晶圆剖视图； 图 3b为带有第一钝化层的多个有源芯片的整个晶圆剖视图； 图 3c为带有第二钝化层的多个有源芯片的整个晶圆剖视图； 图 3d 为背面减薄和磨平后带有多个有源芯片的整个晶圆剖视 图；
图 3e为切割后的单个有源芯片剖视图；
图 4a-4h 为本发明实施例芯片封装方法中有源芯片埋置到介质芯板 并制备外层图形的制作过程； 其中：
图 4a为上有源芯片连接到上承载板上的剖视图；
图 4b为下有源芯片连接到下承载板上的剖视图；
图 4c为上承载板、 片状半固化介质层和下承载板进行热压键合 的示意图；
图 4d为热压键合后的埋置有上有源芯片和下有源芯片的模块剖 视图；
图 4e为解键合去除上承载板和下承载板的模块剖视图； 图 4f为在介质芯板两侧制作布线介质层和金属层的模块剖视图； 图 4g为在介质芯板两侧制作第一外层线路的模块剖视图； 图 4h为在介质芯板两侧制作第二外层线路的模块剖视图； 图 5a-5h 为本发明实施例芯片封装方法中将有源芯片和无源元件同 时埋置到介质芯板并制备外层图形的制作过程， 其中：
图 5a为上有源芯片连接到上承载板上的剖视图；
图 5b为无源元件连接到下承载板上的剖视图；
图 5c为上承载板、 片状半固化介质层和下承载板进行热压键合 的示意图；
图 5d 为热压键合后的埋置有有源芯片和无源元件的模块剖视 图；
图 5e为解键合去除上承载板和下承载板的模块剖视图； 图 5f为在介质芯板两侧制作布线介质层和金属层的模块剖视图； 图 5g为在介质芯板两侧制作第一外层线路的模块剖视图； 图 5h为在介质芯板两侧制作第二外层线路的模块剖视图。 具体实施方式
为使本发明的目的、 技术方案和优点更加清楚明白， 以下结合具体 实施例， 并参照附图， 对本发明进一步详细说明。 需要说明的是， 虽然 本文可提供包含特定值的参数的示范， 但应了解， 参数无需确切等于相 应的值， 而是可在可接受的误差容限或设计约束内近似于所述值。 为便 于说明， 首先将本发明所涉及的各组成部分进行编号：
100-上有源芯片； 101-上有源芯片的金属电极；
102-上有源芯片上的第一钝化层， 带有开窗， 露出电极；
103-上有源芯片上的第二钝化层；
104-临时键合膜；
105-上承载板；
106-上有源芯片的电极引出的盲孔；
200-下有源芯片； 201-下有源芯片上的金属电极；
202-下有源芯片上的第一钝化层， 带有开窗， 露出电极；
203-下有源芯片上的第二钝化层；
204-临时键合膜
205-下承载板；
206-下有源芯片的电极引出的盲孔；
300-芯板 /半固化介质；
301 , 302， 307, 308-布线介质层；
303， 304, 309, 310-金属层；
305-通孑 L;
400-无源元件；
401-无源元件上的金属电极；
406-无源元件的电极引出的盲孔。
在本发明的一个示例性实施例中， 提供了一种有源芯片封装基板。 图 4e为本发明实施例有源芯片封装基板的示意图。如图 4e所示，该有源 芯片封装基板包括： 芯板 300、至少一个上有源芯片 100和至少一个下有 源芯片 200， 其中， 上有源芯片 100和下有源芯片 200均为减薄后的有源 裸芯片； 上有源芯片 100， 嵌入芯板 300内， 其主动面朝向芯板 300的下 表面； 下有源芯片 200， 嵌入芯板 300内， 其主动面朝向芯板 300的上表 面。 当然， 该基板内还可以包括： 至少一个无源元件， 该无源元件同样 嵌入芯板 300内， 其主动面朝向芯板 300的上表面或下表面。
本实施例中， 芯板为经过热压固化的一层或多层半固化介质， 其材 料可以是但不限于以下材料： 环氧树脂、 聚酰亚胺、 双马来醯亚胺 -三嗪 树脂、 液晶聚合物、 ABF膜 （Ajinomoto Build-up Film), 聚苯醚、 聚四 氟乙烯， 聚对二甲苯或笨丙环丁烯等。 此外， 需要说明的是， 为语句通 顺起见， 如无特别说明， 下文中的 "有源芯片"均表示 "有源裸芯片"； 无源元件均表示 "无源裸芯片"。
本实施例中， 上有源芯片和下有源芯片均是未经过封装的裸芯片， 其主动面电极是通过微盲孔引出， 因此可以避免封装芯片在基板内埋置 时， 芯片凸点和凸点之间填充介质可能产生的气泡。 同时， 由于有源裸 芯片不经过封装， 直接埋入到基板中， 因此大大地简化了封装基板的制 备工艺， 提高了生产效率。
作为一个完整的基板， 其两侧还应当有相应的电路图形和将电路图 形与上述有源裸芯片进行连接的盲孔或通孔。 因此， 在本发明的一个优 选实施例中， 还提供了一种有源芯片封装基板。 如图 4g所示， 本实施例 中， 上有源芯片 100和下有源芯片 200均包括： 第一钝化层和第二钝化 层。 有源芯片封装基板的上表面和下表面还都包括： 布线介质层和外层 电路图形。 第一钝化层形成于有源裸芯片的主动面， 在有源裸芯片主动 面电极的位置开有窗口； 第二钝化层形成于第一钝化层的表面及有源裸 芯片主动面电极的窗口位置， 其朝向外侧的表面为平面； 上有源芯片的 第二钝化层与芯板的上表面共面； 下有源芯片的第二钝化层与芯板的下 表面共面。 布线介质层， 形成于芯板的上表面和下表面； 外层电路图形， 形成于介质层之上， 其通过穿过介质层及第二钝化层的金属化盲孔与有 源芯片主动面的电极相连接。 并且， 芯板两侧的布线介质层和外层电路 图形可以为多层。
本实施例中， 第一钝化层和第二钝化层都是采用表面活性比较低的 材料， 钝化的本意就是降低表面活性， 保证特性稳定。 半导体表面有大 量未饱和键， 活性很高， 加入钝化层能减少表面的悬挂键， 也就是降低 表面态密度。 第一钝化层常用热氧化的， 一些阻挡可动离子、 水汽、 沾 污等并防止划伤和抗辐射的膜层， 包括二氧化硅， 氮化硅或者氧化铝等 材料。 这里第二钝化层是对第一钝化层的保护， 多釆用聚合物材料， 如 聚酰亚胺。 本实施例实现了多个有源芯片在基板两面的同时埋入， 很大 地提高了集成度； 本发明在基板两面有很大的自由度和空间， 可持续进 行多层布线， 并提升其工序质量与电性连接可靠度；
根据本发明的另一个方面， 还提供了一种有源芯片封装方法。 图 2 为本发明实施例芯片封装方法的流程图。 如图 2所示， 本实施例包括： 步骤 S202, 将上有源芯片的主动面一侧通过临时键合膜键合固定于 上承载板， 该上有源芯片为有源裸芯片；
步骤 S204, 将下有源芯片的主动面一侧通过临时键合膜键合固定于 下承载板， 该下有源芯片为有源裸芯片；
步骤 S206, 上有源芯片和下有源芯片的主动面一侧均朝向外侧， 在 上承载板和下承载板中间加入至少一层片状半固化介质；
本步骤中， 片状半固化介质的总厚度大于上有源芯片或下有源芯片 的厚度， 优选地， 片状半固化介质的总厚度大于上有源芯片和下有源芯 片的总厚度。 上有源芯片和下有源芯片可以相对设置 （如图 4d所示）， 也可以隔开预设距离设置。 在上有源芯片和下有源芯片隔开预设距离设 置的情况下， 片状半固化介质的总厚度可以适当减小， 从而更加有利于 器件集成。
步骤 S208 , 将上承载板、片状半固化介质和下承载板进行热压键合， 上有源芯片和下有源芯片嵌入半固化介质内， 片状半固化介质固化后形 成芯板；
步骤 S210, 解键合去除芯板两侧的临时键合膜， 上承载板和下承载 板随之去除， 从而上有源芯片和下有源芯片均封装入芯板内。
以下将在上述方法实施例的基础上， 给出本发明的另两个方法实施 例。 需要说明的， 下述两个实施例中的特征， 在无特别注明的情况下， 均同时适用于方法实施例和产品实施例， 在相同或不同实施例中出现的 技术特征在不相互冲突的情况下可以组合使用。
在本发明的再一个示例性实施例中， 还提供了一种有源芯片封装方 法。该芯片封装方法分为三个阶段：（1 )对有源芯片制作钝化层阶段；（2) 有源芯片埋置阶段； （3 ) 外层电路图形制备阶段。 以下对该三个阶段进 行分别说明。
第一阶段： 对有源芯片制作钝化层阶段。 图 3a-3e为本发明实施例芯 片封装方法中的对有源芯片并进行薄型化和切割的制作过程。
步骤 S302, 参阅图 3a， 选用 4〃或者 8〃 的晶圆， 晶圆上已制作好 电路图形， 带有多个有源芯片 100， 每个有源芯片 100上有带有多个电极 101；
步骤 S304, 参阅图 3b， 在已经制作好电路图形的晶圆上制作第一钝 化层 102， 材料选 Si3N4或二氧化硅， 并进行开窗， 露出有源芯片 100的 电极 101；
步骤 S306， 参阅图 3c， 在带有开窗的钝化层 102上制作第二钝化层 103， 采用聚酰亚胺等有机聚合物材料， 该层钝化层 103会盖住有源芯片 100的电极 101 (即填充第一钝化层的开窗）； 该钝化层的上表面为平面； 步骤 S308 , 参阅图 3d, 对已带有第一钝化层 102和第二钝化层 103 的晶圆背面采用化学机械抛光技术进行减薄并磨平， 晶圆厚度减到 200μιη或以下；
步骤 S310，参阅图 3e，通过机械手段将晶圆切割成多个有源芯片 100， 单个有源芯片 100均带有电极 101、 钝化层 102和 103。
需要说明的是， 经过该过程的有源芯片依然为裸芯片。
第二阶段： 有源芯片埋置阶段。 图 4a-4h为本发明实施例芯片封装方 法中有源芯片埋置到介质芯板的制作过程。
步骤 S412, 参阅图 4a， 选用玻璃或者金属材料或者环氧树脂、 双马 来醯亚胺 -三嗉树脂、 液晶聚合物等有机材料等作为上承载板， 釆用临时 键合膜 104预先配置、 固定至少一个上有源芯片 100， 上有源芯片 100主 动面与上承载板 105连接， 该上有源芯片 100为有源裸芯片； 步骤 S414， 参阅图 4b， 选用玻璃或者金属材料或者环氧树脂、 双马 来醯亚胺 -三嗪树脂、 液晶聚合物等有机材料等作为下承载板， 采用临时 键合膜 204预先配置、 固定至少一个下有源芯片 200， 下有源芯片 200参 阅图 3a-3e制作， 其主动面与下承载板 205连接， 该下有源芯片 200为有 源裸芯片；
步骤 S416, 参阅图 4c， 采用环氧树脂、双马来醯亚胺 -三嗪树脂、 聚 酰亚胺或液晶聚合物等有机材料为半固化介质层， 厚度一般选择 25 到 500μιη。 该半固化介质层为一层或者多层（图 4c中为两层）。 通过真空热 压键合法将粘结有上有源芯片 100 的上承载板 105、 粘结有下有源芯片 200的下承载板 205以及半固化介质层 300进行真空热压键合，其层压结 构从上到下依次为粘结有下有源芯片的下承载板， 有机介质层， 粘结有 上有源芯片的上承载板。
制作中需要先进行定位， 对上述配置至少有一个有源芯片的上承载 板和下承载板分别对准， 中间加入有机介质层进行真空热压键合， 键合 机带有摄像头， 可进行对准定位， 真空热压键合后的器件如图 4d所示。 上有源芯片和下有源芯片嵌入半固化介质内， 一层或多层片状半固化介 质固化后形成一体化的芯板；
步骤 S418， 参阅图 4e， 采用解键合方法， 使得临时键合膜与芯板分 开， 这样可以除去上述己埋置上有源芯片和下有源芯片的芯板两边的临 时键合膜以及上承载板和下承载板。
第三阶段： 外层电路图形制备阶段。 图 4f-4h为本发明实施例芯片封 装方法中在芯板两侧制备外层电路图形的制作过程。
步骤 S420, 参阅图 4f， 对上述已埋置两个有源芯片的芯板两面采用 积层工艺同时进行布线介质层 301和 302和金属层 303和 304的制作； 步骤 S422 , 参阅图 4g， 对上述已埋置两个有源芯片的芯板进行第一 层外层线路的制作；
通过激光钻孔进行盲孔的制作， 通过机械钻孔进行通孔的制备， 并 采用化学沉铜和电镀的方法进行孔金属化以及填充， 在盲孔中形成导电 盲孔 106， 使得该外层布线层能够电性连接至该上有源芯片 100 的电极 101； 在盲孔中形成导电盲孔 206， 使得该布线层能够电性连接至该下有 源芯片 200的电极 201 ; 在通孔中形成导电通孔 305， 使得上下布线层能 够进行电性连接；
步骤 S424， 参阅图 4h， 对上述带有第一外层线路的埋置有至少两个 有源芯片的模块进行第二外层线路的制作；
采用线路增层工艺对模块两面同时进行第二布线层的制作， 当然还 可以持续增层， 根据自己的需要而定。 从而提升其工序质量与电性连接 可靠度。
至此， 本实施例有源芯片封装方法描述完毕。
在本发明的又一个示例性实施例中， 还提供了一种有源芯片封装方 法。 本实施例与第一个实施例的区别在于， 在第二个阶段同时进行了有 源芯片和无源元件的埋置。 该芯片封装方法同样分为三个阶段： （1 ) 对 有源芯片制作钝化层阶段； （2 ) 有源芯片 /无源元件埋置阶段； （3 ) 外层 电路图形制备阶段。 以下对该三个阶段进行分别说明。
第一阶段： 对有源芯片制作钝化层阶段。
该阶段与上述实施例中相应阶段相同，此处不再重述，可参照图 3a-3e 的相关说明。
第二阶段： 有源芯片 /无源元件埋置阶段。 图 5a-5e 为本发明实施例 芯片封装方法中将有源芯片和无源元件同时埋置到介质芯板的制作过 程。
步骤 S512 , 参阅图 5a， 选用玻璃或者金属材料或者环氧树脂、 双马 来醯亚胺 -三嗪树脂、 液晶聚合物等有机材料等作为上承载板， 采用临时 键合膜 104预先配置、 固定至少一个上有源芯片 100和无源元件 400， 上 有源芯片 100主动面与上承载板 105连接， 无源元件 400主动面与上承 载板 105连接， 该上有源芯片为有源裸芯片；
步骤 S514， 参阅图 5b， 选用玻璃或者金属材料或者环氧树脂、 双马 来醯亚胺 -三嗪树脂、 液晶聚合物等有机材料等作为下承载板， 采用临时 键合膜 204预先配置、 固定至少一个下有源芯片， 下有源芯片 200参阅 图 3a-3e制作， 其主动面与下承载板 205连接， 该下有源芯片为有源裸芯 片；
步骤 S516， 参阅图 5c， 采用环氧树脂、 双马来醯亚胺 -三嗪树脂、 聚 酰亚胺或液晶聚合物等有机材料为介质层， 一般选择 25到 500μηι。
通过真空热压键合法将粘结有上有源芯片 100和无源元件 400的上 承载板 105、 粘结有下有源芯片 200的下承载板 205以及有机介质层 300 进行真空热压键合， 其层压结构从上到下依次为粘结下有源芯片的下承 载板， 有机介质层， 粘结有上有源芯片和无源元件的上承载板。 制作中 需要先进行定位， 对上述配置至少一个有源芯片和无源元件的上承载板 和配置至少一个有源芯片的下承载板分别对准， 中间加入有机介质层进 行热压键合， 键合机带有摄像头， 可进行对准定位， 热压键合后的器件 如图 5d所示。 上有源芯片， 下有源芯片和无源元件嵌入半固化介质内， 片状半固化介质固化后形成芯板；
步骤 S518 , 参阅图 5e， 采用解键合的方法， 使得临时键合膜与芯板 分离， 这样对上述已埋置有至少两个有源芯片和至少一个无源元件的结 构除去两边的临时键合膜以及上承载板和下承载板。
第三阶段： 外层电路图形制备阶段。 图 5f-5h为本发明实施例芯片封 装方法中在芯板两侧制备外层电路图形的制作过程。 本实施例芯片封装 方法中外层电路图形制备阶段的制作过程。
步骤 S520, 参阅图 5f， 对上述已埋置有至少两个有源芯片和至少一 个无源元件的芯板两面采用积层工艺同时进行布线介质层 301和 302和 金属层 303和 304的制作；
步骤 S522, 参阅图 5g， 对上述带有一层外层布线层并已埋置有至少 两个有源芯片和至少一个无源元件的芯板进行第一层外层线路的制作； 通过激光钻孔进行盲孔的制作， 通过机械钻孔进行通孔的制备， 并 采用化学沉铜和电镀的方法进行孔金属化以及填充， 在盲孔中形成导电 盲孔 106， 使得该布线层能够电性连接至该上有源芯片 100的电极 101 ; 在盲孔中形成导电盲孔 206，使得该布线层能够电性连接至该下有源芯片 200的电极 201 ; 在盲孔中形成导电盲孔 406， 使得该布线层能够电性连 接至该无源元件 400的电极 401 ; 在通孔中形成导电通孔 305， 使得上下 布线层能够进行电性连接；
步骤 S524, 参阅图 5h， 对上述带有第一外层线路的埋置有至少两个 有源芯片和至少一个无源元件的模块进行第二外层线路的制作； 釆用线路增层工艺对模块两面同时进行第二布线层的制作， 当然还 可以持续增层， 根据自己的需要而定。 从而提升其工序质量与电性连接 可靠度。
至此， 该实施例芯片封装方法描述完毕。
从上述技术方案可知， 本发明有源芯片封装基板及制备该基板的方 法具有下列有益效果：
( 1 ) 本发明釆用有源裸芯片直接进行埋置， 避免了封装芯片埋置时 凸点和凸点间气泡的产生；
(2 ) 本发明中， 由于有源裸芯片不经过封装， 并且经过了薄型化处 理， 从而实现封装结构的微小型化和轻量化， 因此简化了基板制作工艺， 提高了生产效率；
(3 ) 本发明实现了多个有源芯片在基板两面的同时埋入， 提高了集 成度； 同时在基板两面有很大的自由度和空间， 可持续进行多层布线， 从而提升了工序质量与电性连接可靠度；
(4) 本发明整个工艺采用的方法可与平面半导体工艺兼容， 实现了 基板的一体化制作。 以上所述的具体实施例， 对本发明的目的、 技术方案和有益效果进 行了进一步详细说明， 所应理解的是， 以上所述仅为本发明的具体实施 例而已， 并不用于限制本发明， 凡在本发明的精神和原则之内， 所做的 任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。
& 2004-. All rights reserved.}