themy perfect manrct man里的这个任务怎么完成？
点击联系发帖人
时间：2015-05-28 01:12
我的所有分类(12)
日志最新回复
>> 日志标签来自子话题：
关于这位教授是谁的问题，&a class=&member_mention& data-hash=&828da5d68a& href=&///people/828da5d68a& data-tip=&p$b$828da5d68a&&@陳浩&/a&已经给出了，当时其实不止一位教授提出了一定的不同观点（除了Bruce Lusignan，&a href=&http://forgetmiosotis.blogspot.de/2009/07/who-said-cdma-violates-law-of-physics.html& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&forgetmiosotis.blogspot.de&/span&&span class=&invisible&&/2009/07/who-said-cdma-violates-law-of-physics.html&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& 还提到了Don Cox，也是stanford无线领域的讲席教授）。而且我觉得，他们当时说话的原因是因为高通并没有完全披露什么是CDMA（CDMA是专利保护的商业成果，高通在一开始没有理由也没有可能公布所有细节）。Bruce Lusignan，在cdma之前的很长时间都把自己的研究方向集中在扩频通信上，而在“CDMA 违反物理定律”的言论之后，他很快纠正了他的观点，并发表了不少CDMA的研究论文。事实上他是不是直接说了这句话已经不可考了，在我看来，公司的CEO之类的在总结这种可以直接啪啪打脸并且宣传自己公司牛逼程度的观点的时候，稍微艺术加工一下完全是可以理解的。&br&&br&那么这个所谓物理观点到底是什么呢？我猜测是在指香农公式。香农是通信领域的绝对大神，信息论的开创者，也是现代通信的奠基人之一。而香农公式&br&C=B log (1＋S/N) &br&更是通信原理中最核心的部分。简言之，信道容量C 和 带宽B，以及信号(S)噪声(N)比直接相关。带宽越宽，信噪比越大（说明信号相对噪声越好），那么信道容量（即信道信息传输的速度）越大。&br&&br&从这个公式来看，只要带宽B和信噪比S/N不变，信道容量的上限是确定的。而对于CDMA来说，初始披露的细节已经使得信道容量高于这些教授理解的上限C了，当然这些教授会跳出来反对。根据&a href=&//business/fi-6288_1_wireless-communications-services/2& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&/19&/span&&span class=&invisible&&96-05-20/business/fi-6288_1_wireless-communications-services/2&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& 摘录的访谈内容&blockquote&'The basic problem is that it does not have anywhere near adequate protection from the fading that the other techniques all have,' said Lusignan, who said his lab has been studying the underlying technology, known as spread spectrum, for 20 years. 'That makes it completely inadequate to achieve the type of capacities that they have been advertising.'&/blockquote&Bruce Lusignan认为没有足够的细节来对抗信道衰退（信道衰退直接影响信噪比S/N），所以他觉得这个信道容量无法达到。&br&那么是否CDMA就违反了香农公式呢？答案当然是否定的。简单言之，CDMA的核心是码分复用，其实是通过信道编码（数学有多重要！）在同一个信道W上构建了多个同时存在的分信道（W1，W2...Wn）。注意这里不是分割，而是复用，也就是说，一个信道变成了多个带宽和原信道相同的信道。在任何一个分信道，其他分信道传输的信号都是作为噪声存在的（噪声增加了），基于香农公式，C1 ，C2...Cn显然都小于C。通过采用了互相正交的编码设计（比如is-95a定义的64阶walsh code），这种多个分信道共存所带来的噪声被极大的减小了，也就是说C1，C2...Cn虽然小一点，但小的不算多。所以他们同时传输时，其信道容量之和会大于C。&br&&br&上面这个设计显然是颠覆性的，也是非常出色的，再加上商业保密的需要，在他诞生之初所产生的一些理解上的偏差和误解也就不难理解了。&br&&br&以上回答其实不少是我的猜测，如果有问题，欢迎指出。
关于这位教授是谁的问题，已经给出了，当时其实不止一位教授提出了一定的不同观点（除了Bruce Lusignan， 还提到了Don Cox，也是stanford无线领域的讲席教授）。而且我觉得，他们当时说话的原因是因为高通并没有完全披露什么是CDM…
来自子话题：
说x86和ARM处理器“实际执行效果差不多”其实有所不妥。楼主也说了比较的几个设备主要是windows平板，ipad和智能手机。这些平台上的程序都是移动环境下的应用，大多逻辑简单功能单一，没什么“计算”可言。ARM处理器本身定位于嵌入式平台，应付轻量级、目的单一明确的程序，现在应用在移动设备上正是得心应手。x86定位于桌面和服务器，这些平台上很多应用是计算密集型的，比如多媒体编辑、科研计算、模拟等等。因此将x86和ARM在移动环境下做对比得出“差不多”是不好的。&br&&br&由于定位的不同，ARM处理器基于精简指令集(RISC)架构。指令集数量少就可以简化硬件逻辑的设计，减少晶体管数量，也就意味着低功耗。而且由于移动平台应用通常简单，程序的控制流不复杂，执行效率没有必要很高，所以流水线、分支预测等硬件逻辑都比较简单。这些都降低了晶体管总量。同时因为移动设备有电池的能源限制，ARM的电源管理是作为重要部分特别设计了的。比如移动设备的处理器在待机时通常只以极低的主频在运行，甚至可以暂时关闭闲置的核心、协处理器来降低功耗。&br&&br&x86就截然不同。x86是复杂指令集(CISC)架构，存在很多机器指令，只为了高效地完成一项专门任务（比如MMX, SSE中的指令）。这就使得硬件的逻辑很复杂，晶体管数量庞大。为了高效地进行运算，x86架构有较长的流水线以达到指令级并行(ILP)。长流水线带来的一个弊端，就是当遇到分支时，如果预载入分支指令不是未来真实的分支，那么要清空整个流水，代价较高。所以x86为此还必须有复杂的分支预测机构，确保流水线的效率。再加上多级cache，支持超线程、虚拟化等等，x86的复杂度其实相当高。&br&&br&我工作单位的同事基本上都是开发科研计算或者模拟程序的，比如流体力学工具包，蛋白结构模拟之类的。这些软件一启动就是毫无意外地核心满载，通常都是放到带GPU加速的超算上运行。这些计算要是放到ipad上，怕是把ipad算爆了也得不到什么结果。。。
说x86和ARM处理器“实际执行效果差不多”其实有所不妥。楼主也说了比较的几个设备主要是windows平板，ipad和智能手机。这些平台上的程序都是移动环境下的应用，大多逻辑简单功能单一，没什么“计算”可言。ARM处理器本身定位于嵌入式平台，应付轻量级、目的…
来自子话题：
泼点冷水，我觉得可能会有进步，但不会有很大突破，而且我认为，使用曲面传感器能将不换镜头相机的体积减小，但减小的幅度有限。&br&&br&初阶的相差有五种，球差、慧差、场曲、像散、畸变，曲面CMOS能较好解决的问题有两点，第一是大通光孔径下边角因为远离光轴所带来的失光，就是暗角的问题，以前这个问题要依靠缩小光圈和后期处理来解决。&br&第二是场曲和畸变问题，有些镜头，比如微距镜头，要求像场非常平坦，场曲和畸变基本上目前所有的单反相机都带有机内矫正，使用曲面CMOS可以减少镜组中用于修正各种误差的镜片的数量，此外，还能带来边缘部分图像质量的提高。&br&早期无法数码后期，没有CAD的可以简化设计和修正的时候，部分早期徕卡相机的底片就不是完全平整的，配合当时的Elmar镜头就能达到比较平坦的像场，但是相机之间的个体差异很大。&br&第三是镜头的设计会比较简单，现在镜头的结构都是在传统的结构之上发展而来，加入一些镜片对原设计进行修正得到，如果使用曲面传感器，对于定焦镜头的场曲和畸变会有比较好的修正。&br&&br&下图是尼康设计的光刻机镜组的一个示意图，可以看一下为了修正各种问题需要付出的代价：&br&&img src=&/87ecd6154a_b.jpg& data-rawwidth=&499& data-rawheight=&306& class=&origin_image zh-lightbox-thumb& width=&499& data-original=&/87ecd6154a_r.jpg&&&br&&br&镜组的光学设计，经过一个世纪多的发展，很多方面已经发展到比较完善的地步了，只是因为成本和材料的问题没有推广，如果索尼在自己的可换镜头相机上这种传感器，基本来说目前的所有A卡口和E卡口都不能继续使用，因为焦平面变了，这笔代价太大。&br&其次，在镜头的体积方面，如果卡口的法兰距和直径可以确定，那么镜头的体积主要和一下几个主要因素有关：&br&&ul&&li&镜头需覆盖的像场大小&/li&&li&镜头的结构(Tesser/Planar/Distagon等，及其改进型)&/li&&li&镜头的焦距和通光孔径&/li&&/ul&当然使用的光学镜片的性能也会略有影响。&br&&img src=&/e8a7007caa44ab3b4230aa_b.jpg& data-rawwidth=&383& data-rawheight=&181& class=&content_image& width=&383&&比如这类望远结构的镜头，因为本身参数的要求，即使使用曲面传感器，体积也不会有很大变化，就算天顶星人来设计，这种结构和参数的镜头体积也不大可能小。&br&&br&另一种情况如下图：&br&&img src=&/decd0ed7ea8cab93cfcfecc_b.jpg& data-rawwidth=&300& data-rawheight=&300& class=&content_image& width=&300&&这是一个四片三组的Tesser结构，最为简单的天塞结构之一。&br&&img src=&/df5fb_b.jpg& data-rawwidth=&559& data-rawheight=&477& class=&origin_image zh-lightbox-thumb& width=&559& data-original=&/df5fb_r.jpg&&&br&这个是修改之后的Tesser结构，五片四组，多出来的那组是用来降低色散。&br&&br&以下是三支结构略有区别的镜头，第一支因为RF镜头所以体积比较小：&br&&br&&br&&img src=&/8bfceccf0c61_b.jpg& data-rawwidth=&300& data-rawheight=&300& class=&content_image& width=&300&&&img src=&/f2a40dc9c6caaa5d352ad7_b.jpg& data-rawwidth=&345& data-rawheight=&300& class=&content_image& width=&345&&&br&&img src=&/eb8d72c6d554ad749b756d_b.jpg& data-rawwidth=&300& data-rawheight=&313& class=&content_image& width=&300&&&br&实际上即使没有特殊设计和修正各种像场用的镜片，结构、焦距、最大通光口径一样或者接近的镜头体积不会有很大的区别。&br&&br&这样，在相机上，这种曲面cmos的最大优势在于，第一，针对定焦镜头，降低了镜头设计难度，可以降低设计成本和制造成本，如果针对变焦镜头，那么很难或者说基本不能保证在全部焦距上能有同样场曲和畸变修正，依然需要依靠机内矫正或者后期（&b&由于不同镜头的特性不同，一个定焦镜头必须对应一个特定曲率参数的曲面传感器&/b&），客观说，这个进步如果要付出更换镜头群的代价来说，太大。&br&第二点，也是比较重要的一点，在于便携设备的镜组设计，比如手机，目前绝大多数手机镜头结构都是广角复杂结构，这些结构本身边缘质量就较为一般，如果使用曲面传感器会有一定程度的提升，而且因为封装的缘故，如果减少镜组中镜片的数量，可以非常有效的降低CCM的体积，或者在相同的体积之下，可以使用体积更大的传感器。&br&&br&当然，有天能做出自适应镜头的曲面传感器，想必是极好的。
泼点冷水，我觉得可能会有进步，但不会有很大突破，而且我认为，使用曲面传感器能将不换镜头相机的体积减小，但减小的幅度有限。初阶的相差有五种，球差、慧差、场曲、像散、畸变，曲面CMOS能较好解决的问题有两点，第一是大通光孔径下边角因为远离光轴所带…
来自子话题：
给的链接让我有了一种看到民科的感觉。&br&&br&衡量CPU的性能，不仅仅是主频或者FLOPS/MIPS之类的数值，还包括cache大小等外部配置，甚至和指令结构都有关系，如果每次都是cache miss的话，执行速度再快，流水线再长，也没有用。所以单纯衡量单核性能意义并不大。苹果的A7貌似没有三级缓存（有误，有4M的L3，但跟普通的L3不太一样），I7 4770K的L3 cache是8M，这个怎么比？&br&&br&单纯比较单核同频性能，就像物理学里那个笑话：研究真空状态下的球形鸡，没有实际意义。再说手机的CPU敢跑到3GHz的主频吗？电池能带的起来吗？发热量能承受吗？而且频率是说提高就提高的吗？intel的人脑子被驴踢了吗？把能跑到3G的CPU降频到1G去跑？&br&&br&所以，感觉就像看到一个民科。&br&&br&我说完了。&br&&br&补充一下，有人觉得我不讲道理。那我就讲讲道理，要真要比MIPS（每秒指令数）就算讲道理了？就公平了？举个很实际的例子：ARM是精简指令集那么32位环境下LDR一个32位立即数就需要2条甚至3条指令完成（不明白为啥？自己拿gcc交叉编译一下），占用12字节的缓存，x86呢，只需要一个指令，6个字节，你能说同样的指令数下ARM就更快了？SandyBridge以后的架构，x86的mov也只需要一个周期，跟ARM是一样的。如果是做加法，也是一样的，你给两个32位立即数做加法，ARM的汇编必然要把32位立即数拆分，如果是全在寄存器里操作，你看看是谁快？所以比较每秒指令数也没有意义。而且要是每次都是long jmp呢？&br&&br&要搞死x86，也很简单啊，每次跳转的时候都不按cache行对齐，x86性能下降的非常快，有人甚至遇到过加法比乘法还慢的情况，在知乎上就有。各个厂商都明白自己的CPU强在哪里，弱在哪里，所以这根本就没有公平比较的说法。&br&&br&理论是理论，教科书式的东西没有必要拿到实际中去比较，厂商们是要卖产品的，不单纯是为了做科研。一个东西好不好用，那是用户说的算的。没有谁拿到CPU以后天天跑加法，天天做跳转测试，用户买CPU都是用来跑实际软件的。至于I7/I5降频以后跟A9比，到底怎么样，这里其它的回答已经说的很多了，有人做过实验了。&br&&br&-----------------关于ARM的立即数赋值-----------------&br&&br&ARM的LDR留给立即数的只有12bit，最大只能表示4096，如果立即数可以展开成某种计算（比如分成两次，或者用or and 移位等），那么会展开成1条赋值+1条计算指令（据说也有两条的，但我没见过，来源不详，与编译器有关）。如果立即数太复杂，LDR实际上是把立即数存在某个地址上（通常离LDR不太远的地方），通过载入这个地址上的立即数完成赋值，所以如果立即数较长或者较复杂，ARM的效率会降低。当然x86也不一定高到哪去，要看实际应用场景，因为毕竟ARM没有cache行不对齐的情况。
给的链接让我有了一种看到民科的感觉。衡量CPU的性能，不仅仅是主频或者FLOPS/MIPS之类的数值，还包括cache大小等外部配置，甚至和指令结构都有关系，如果每次都是cache miss的话，执行速度再快，流水线再长，也没有用。所以单纯衡量单核性能意义并不大。苹…
来自子话题：
是时候祭出这张图了&br&&br&&br&&img src=&/b729dbeb2dad8_b.jpg& data-rawheight=&600& data-rawwidth=&600& class=&origin_image zh-lightbox-thumb& width=&600& data-original=&/b729dbeb2dad8_r.jpg&&
是时候祭出这张图了
目前是样子的&br&AMD&br&&strong&HD+第几代+市场定位+更细的定位+0&/strong&&br&比如HD6550就是 AMD第六代产品&br&&strong&1，2，3&/strong&指的是中低端&br&&strong&5，6，7&/strong&是中端8中上端（发烧入门）&br&&strong&9&/strong&基本就是发烧级了 &br&第三位指的更细的市场划分&br&第四位的0没啥意义 占位的&br&NVIDIA&br&&strong>+第几代+市场定位+0&/strong&&br&现在N卡玩养眼 有时后面有个TI&br&有TI 的频率比不带 TI的高30&strong&%&/strong& &br&流处理器多几十个 &br&RPOS和位宽其它的都差不多 &br&实际性能领先不带TI的&strong&20%左右&/strong&&br&&br&一般家用A卡HD*650的就足够了 N卡GT*40也就足够了（上网+影音+学习+网游）&br&玩游戏的话那当然越高越好啦 A卡怎么着也得HD*850以上 N卡GT*60 以上（游戏+游戏+游戏）&br&&br&如果还不太懂的话，教你一招 挑显卡到大型专业网站 看排行榜 一般前几名 且都是一线大厂的产品都是不错的 家用600元左右的显卡就够了 经济游戏型的1000元左右的（性价比产品） 发烧型的3000元的显卡都不为过 （毕竟都发烧了嘛）&br&&br&
目前是样子的AMDHD+第几代+市场定位+更细的定位+0比如HD6550就是 AMD第六代产品1，2，3指的是中低端5，6，7是中端8中上端（发烧入门）9基本就是发烧级了 第三位指的更细的市场划分第四位的0没啥意义 占位的NVIDIAGT+第几代+市场定位+0现在N卡玩养眼 有时后…
来自子话题：
谢邀&br&同意&a class=&member_mention& data-editable=&true& data-title=&@阏男秀& data-hash=&8d9fb9a5ce8d4e9f275e& href=&///people/8d9fb9a5ce8d4e9f275e& data-tip=&p$b$8d9fb9a5ce8d4e9f275e&&@阏男秀&/a&说的，做电子、嵌入式研发，是看重经验的。在招聘网站上搜搜ARM、嵌入式之类的字眼就能发现招聘多数要求有研发经验。但学历，却没要求多高，大部分是大专或本科。&br&&br&学历或许会是你进好企业（如研究所什么的都要硕士及以上），但考研不一定就能让你深入研究。那要看你读研跟的老板是什么样的人。我毕业于一个二本学校，因为拿过设计比赛奖而得到学校推研的机会。但推的不是我希望跟的老板，所以放弃。其实读研两三年其实就是在实验室给老板打工（所以导师才被成为老板），老板有项目你帮着做，在实战中获得研发经验。&br&我之后工作的单位和一个211大学的老师合作搞项目，所以我就被外派在大学实验室里工作。在那里印证了我之前放弃推研的想法：有个研究生，跟了院长。但这个院长一心搞行政，他整天没项目可做，天天在宿舍DOTA，最后毕业除了捞个毕业证，技术一点没进步（有次跟我说，他写C最喜欢大量使用goto语句了……）。毕业论文我看了，拿来做本科毕业论文深度都不够。但人家就是毕业了，然后院长推荐留校了。&br&&br&所以，如果想从事这个行当而考研，最好找个有项目干的老板。但说实话，做自动化、电子行业的读到硕士研究生就够了，硕士毕业且在校期间做过项目或得过什么挑战杯奖那是最perfect，是最惹HR眼球的。读博的话，你要出来反而就业面窄了。博士论文讲求的深度，硕士论文是无法比拟的，而工科又恰恰不像理科那样容易做深度研究。读到博士，那基本上不是做嵌入式了，而是做控制理论什么的算法了。&br&&br&嵌入式研发没这么简单。嵌入式、电子设计不是没什么研究，而是现代自动化、电子工程领域发展越来越集成智能化了。八十年代学自动化毕业的人能对照《无线电》杂志的电路图自己焊个电视机出来。现在发展到电路都几乎被集成到芯片了。所以给人感觉做嵌入式就是跟计算机一样写点程序就完事。&br&&br&但不管是软件的裸奔或上linux的调试，还是硬件的模数电路调试，设计看起来好像没什么，但等到设计出来调试的时候。要想调试出能用的产品，能够你忙了。不说&a class=&member_mention& data-hash=&a2e12c397a4a13eae444b616d78b6e8d& href=&///people/a2e12c397a4a13eae444b616d78b6e8d& data-tip=&p$b$a2e12c397a4a13eae444b616d78b6e8d&&@汤德息&/a&提到的那些linux上莫名其妙的bug，单单bootloader or 底层驱动程序就够忙好几个月（虽然一般都有BSP，但有些规范化流程是要求研发团队自己写）。&br&如果你想做算法，有的是算法让你做，PID玩好了还有神经网络算法、鲁棒控制。嵌入式的算法基本是自控原理的。还有数字信号处理、信号噪声、傅里叶变换、小波分析神马的够你玩好几年了。（可以在招聘网站搜“DSP算法”，但这一般是招聘硕士研究生，因为本科生的《信号系统》普遍学得较浅）&br&或者来做嵌入式硬件设计把。现在工控类的产品多数还是专一的设备，不同场合的硬件设备都不同。都要重新研发设计硬件电路。有什么可做的呢？高速电路的信号完整性分析好玩不？阻抗匹配、EMC整改，绝对是每设计一个电路就是一个新思维。调CAN、TCP甚至485通信都能让你天天加班纠结半年。&br&还有，估计你没学到或是没深入学的的FPGA……&br&所以，嵌入式的世界，大着呢。
谢邀同意说的，做电子、嵌入式研发，是看重经验的。在招聘网站上搜搜ARM、嵌入式之类的字眼就能发现招聘多数要求有研发经验。但学历，却没要求多高，大部分是大专或本科。学历或许会是你进好企业（如研究所什么的都要硕士及以上），但考研不一定就能…
来自子话题：
&blockquote&当年我也有这样的疑惑。&/blockquote&我曾经一度认为Intel和Windows一定会很快地死亡，&br&就像绿叶已经抵抗不住寒冬的悄然临近。&br&有两年我对他们的技术非常地鄙视，根本连学都不想学。&br&ARM在我上学那时正悄悄兴起，加上开源Linux的普及，真是人间春色满园开呀。&br&ARM，Linux，这就是我要奋战的地方，感觉我都要高兴地疯掉了。&br&但是核心的东西我真的啃不动，ARM体系结构，我啃不动，Linux内核我也啃不动。&br&就像啃生肉一样，嚼一口，咬不动，吐出来；再嚼一口，咬不动，又吐出来。&br&&blockquote&我是一个天生自信的人，下定决心要把计算机搞个明白。&/blockquote&我大学四年几乎很少去听课，基本上都是在实验室度过，偶尔去去图书馆。&br&买开发板，点流水灯，搭建嵌入式开发环境，不亦乐乎。&br&然而我却对内核不懂，只是抄着别人的例子改。&br&然而我却对体系结构不懂，只是照着datasheet理解管脚。&br&每天都在学习新的term，每天都被各种抽象缠绕。&br&呜呼哀哉，这都是些什么鬼？&br&&br&&blockquote&于是我以递归的方式来看书，只要看到我不懂的就查下去。&/blockquote&&ul&&li&从应用程序到操作系统&/li&&li&从操作系统到个人PC&/li&&li&从个人PC到电脑主板&/li&&li&从电脑主板到CPU&/li&&li&从CPU到体系结构&br&&/li&&li&从体系结构到指令集，&br&&/li&&li&从指令集到微架构，&/li&&li&从微架构到微指令&br&&/li&&li&从微指令到逻辑电路&/li&&li&从逻辑电路到晶体管&/li&&li&从晶体管到PN结,JFET,MOSFET,FinFET,MIGFET等&/li&&li&从xFET到半导体工艺&/li&&li&从半导体工艺到半导体物理&/li&&li&从半导体物理到电子排列&/li&&li&从电子排列到原子物理&/li&&li&从原子物理到原子核&/li&&li&从原子核到夸克&/li&&li&从夸克到粒子基本模型&/li&&li&从粒子基本模型到基本自然力&/li&&/ul&现在我供职于一家做CPU的公司，每天要参考大量的文献。&br&当我看到i386的spec的时候，我惊呼，我们的课本怎么跟spec这么像！&br&哦，似乎猜到了，教授们应该是从这里搬的砖！&br&如果你想把一个东西做明白，你得知道这个东西从开始到现在，&br&最起码知道大概的技术迭代过程，这时心态会大有不同。&br&现在回答问题：&br&&blockquote&即使你现在学的是最新的东西，等你毕业可能也不新了。&br&即使让你学世界上最上乘的武功，你发现自己的骨骼并不惊奇。&br&即使一开始就让你学ARM，终有一天你还会回到计算机开始的地方反刍。&/blockquote&&br&下边有首小诗送给你&br&&blockquote&&b&致一开始你就要放弃的8086&/b&&br&&b&
--佚名&/b&&br&有些爱情不是就坐在哪里等你，&br&需要你出去体验不同的风景，&br&然后发现同行的旅伴，&br&你是我生命的唯一。&br&&br&有些基本的东西不是就在哪里等着你，&br&需要你自己去比较不同的设计，&br&然后把基本的东西提炼出来，&br&内化为骨骼的惊奇。&/blockquote&卧槽，写的我红光满面。&br&&br&&blockquote&”8086受制于当时的设计，在底层部分有许多限制，反而很不方便。“&/blockquote&在我还是笨鸟的时候，这样的话我是不敢讲的，因为我连Spec都没看过，&br&我更加没看过8086的工业设计，我几乎都没用过8086，我几乎也不知道&br&ARM的工艺设计是什么样的，很多我都不知道，我不敢否定8086。&br&&br&&blockquote&”因为ARM架构更先进用途更广。“&/blockquote&这话我就更加不敢说了，你把x86放在哪里了。&br&每家公司做的方向不同，各自的技术也是不同的。&br&在嵌入式方面，ARM确实展现了它的实力。&br&但是在PC方面，Intel依旧难以撼动地位。&br&&br&&blockquote&这两种说法哪种对于初学者来说更科学呢？&/blockquote&我认为初学者应该打好扎实的基础，在这个想法的基础上，&br&如果你还做计算机的话，我建议题主还是把8086学了，这一课你早晚要补。&br&&blockquote&国内外其他学校的相关课程是怎么安排的？&/blockquote&真心的，我找了不只4年，我真心没有发现国外有哪门课叫微机原理。&br&如果有人看到，给我发链接，感激不尽。&br&倒是有一门课叫csapp的课程与这个微机原理很像。&br&微机原理估计是国人的产品，中国特色嘛，也容易理解。&br&&br&强烈建议题主看我的另外一篇回答。&br&&a href=&/question//answer/?group_id=089792& class=&internal&&程序员向底层探索是不是到计算机体系结构就差不多了？ - 知乎用户的回答&/a&
当年我也有这样的疑惑。我曾经一度认为Intel和Windows一定会很快地死亡，就像绿叶已经抵抗不住寒冬的悄然临近。有两年我对他们的技术非常地鄙视，根本连学都不想学。ARM在我上学那时正悄悄兴起，加上开源Linux的普及，真是人间春色满园开呀。ARM，Linux，这…
来自子话题：
谢邀,年前在单位的橱柜里翻出了这本略带有历史的书，打开了书的扉页...接着我就默默地把书合上了...&br&&img src=&/d913c73c4a99e80bca10c0_b.jpg& data-rawwidth=&2448& data-rawheight=&2448& class=&origin_image zh-lightbox-thumb& width=&2448& data-original=&/d913c73c4a99e80bca10c0_r.jpg&&
谢邀,年前在单位的橱柜里翻出了这本略带有历史的书，打开了书的扉页...接着我就默默地把书合上了...
大多数领域的创新都有&b&理论创新&/b&与&b&应用创新&/b&两大方向，半导体也不例外。你说的摩尔定律主要是理论研究的领域。（&i&应删除：目前已经产业化的芯片的制程工艺是22nm，理论上大致在制程工艺低于8nm之后将会受制于量子效应从而导致摩尔定律失效。&/i&）&br&&br&但是半导体产业除了在尺寸上进一步突破外，还可以从应用创新上来发掘增长点，比如目前火热的可穿戴电子产品、严苛条件下（潮湿、盐雾、高压、大功率等）工作的电子产品、人体可植入芯片、微纳机械系统（MEMS/NMES）等。&br&&br&另外，目前新材料的研究也在持续推进，比如开发以SiC、GaN等宽禁带为特征的第三代半导体材料（第一代半导体材料主要指Si、Ge等元素半导体材料，第二代半导体材料主要指GaAs为代表的窄禁带化合物半导体材料）。当然，开发第三代半导体材料并不是理论突破，主要是因为其宽禁带特征带来的诸多性能优势如高热导率、高抗辐射能力等，这些都是高温工作的半导体器件所亟需的。因此，新材料的开发，主要还是属于应用创新。&br&&br&当然，从行业发展角度来说，也许在2020年以后，这个行业的制程尺寸可能会达到一个平缓进步的状态，到时候如依旧无突破性的理论创新，半导体行业也许就会如今日的汽车行业一样，进入成熟发展阶段。&br&&br&（备注：关于第一、二、三代半导体的划分，仅供参考。）&br&======================================================================&br&&b& 重要修改1：&/b&&br&&b& 首先谢谢&a data-hash=&bc9fb53c71bd& href=&///people/bc9fb53c71bd& class=&member_mention& data-editable=&true& data-title=&@吴恒& data-tip=&p$b$bc9fb53c71bd&&@吴恒&/a&，&/b&你的观点其实早已看到，一直没有进行答案修改，主要是个人专业知识所限，另外也因为我关于第一、二、三代半导体材料分类是看过多篇文献后才采用的，所以一直拖宕至今。&br&&br&Si, GaAs, GaN的禁带宽度分别为1.1ev, 1.4ev和3.4ev。对于宽禁带，一般指禁带宽度 & 3.0ev [1]。对于窄禁带，一般禁带宽度小于Si可以称为窄禁带。而GaAs的是否成为窄禁带材料，根据情况而定，T. C. McGill等人早年给出的这么个图，可以看出GaAs在他们的视角属于relavent narrow bandgap semiconductor material [2]。说这么多，其实是想说宽窄禁带并无十分明确的定义，视具体情况而定。&br&&br&关于摩尔定律，各种概念，我就不赘述，直接引用wiki中文版&a href=&http://zh.wikipedia.org/wiki/%E6%91%A9%E5%B0%94%E5%AE%9A%E5%BE%8B& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&摩尔定律&i class=&icon-external&&&/i&&/a&：&br&&blockquote&摩尔定律的定义归纳起来，主要有以下三种版本： &br&&ol&&li&集成电路芯片上所集成的电路的数目，每隔18个月就翻一倍。&/li&&li&微处理器的性能每隔18个月提高一倍，或价格下降一半。 &/li&&li&用一个美元所能买到的电脑性能，每隔18个月翻两倍。&/li&&/ol&&/blockquote&有兴趣的可以看看wiki英文版，介绍更丰富多彩，资料也更新颖&a href=&http://en.wikipedia.org/wiki/Moore%27s_law& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Moore's law&i class=&icon-external&&&/i&&/a&。&br&&br&以上修改作为参考。&br&&br&&b&&u&写这个回答，我想说的是摩尔定律迟早要失效，短则5年，多则10年。想说明的是半导体产业的进步，不仅仅是依靠工艺尺寸的进步，新材料的开发与应用领域的创新，也是极为重要的。&/u&&/b&&br&&br&&br&参考文献：&br&[1]. Shen, Shyh-Chiang, &Wide-bandgap device research and development at SRL&, &i&Georgia Institute of Technology Semiconductor Research Laboratory&/i&, retrieved &br&[2]. McGill, T. C., and D. A. Collins. &Prospects for the future of narrow bandgap materials.& &i&Semiconductor Science and Technology&/i& 8.1S (1993): S1
大多数领域的创新都有理论创新与应用创新两大方向，半导体也不例外。你说的摩尔定律主要是理论研究的领域。（应删除：目前已经产业化的芯片的制程工艺是22nm，理论上大致在制程工艺低于8nm之后将会受制于量子效应从而导致摩尔定律失效。）但是半导体产业除…
来自子话题：
&blockquote&&ol&&li&&b&没事儿别瞎逛国内的科技瞎逼逼网站，摸摸电脑就敢写文章的菜逼你也信？&/b&&/li&&li&&b&移动平台中端X86吊打高端ARM绝逼是真理。&/b&&/li&&/ol&&/blockquote&&br&&br&&br&为毛都点感谢，不点赞？&br&&br&---------------------------------
没事儿别瞎逛国内的科技瞎逼逼网站，摸摸电脑就敢写文章的菜逼你也信？移动平台中端X86吊打高端ARM绝逼是真理。为毛都点感谢，不点赞？---------------------------------
来自子话题：
问题是我提的，提完问题后我发现了问题所在，于是自问自答了。&br&&b&答案是：iPhone5不支持LTE-TDD和TD-SCDMA&/b&。&br&&ul&&li&MDM9615的确通吃所有网络，MDM9615M被阉割的可能性不大。&br&&/li&&li&但是光有MDM9615是不够的， MDM9615M只是一个modem，还需要配套的RF Transceiver、PA、Filter、天线等组件才能实现通话功能。&br&&/li&&/ul&&b&iPhone5不支持LTE-TDD和TD-SCDMA的根本原因在于它的RF Transceiver不够强大。&/b&&br&&ul&&li&iPhone5的RF Transceiver是老型号&b&高通RTR8600，支持GSM / CDMA / WCDMA / LTE RxD Transceiver + GPS，不支持TD-SCDMA和LTE-TDD的频段。&/b&&/li&&li&&b&高通WTR1605才支持TD-SCDMA和LTE-TDD&/b&，按照高通的规划，MDM9615应该是和WTR1605搭配的，但是iPhone5没有这样做。（参考资料： &a href=&/media/releases//qualcomm-introduces-28nm-mass-market-ltedc-hspa-chipsets-mobile-broadband-& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&/media/rele&/span&&span class=&invisible&&ases//qualcomm-introduces-28nm-mass-market-ltedc-hspa-chipsets-mobile-broadband-&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& ）&/li&&/ul&&blockquote&&blockquote&WTR1605 will be Qualcomm’s &i&first Radio Transceiver&/i& in Wafer Level Package and will be a highly integrated radio transceiver with multi-mode (LTE FDD, &i<E TDD&/i&, CDMA, WCDMA, &i&TD-SCDMA&/i&, GSM) and multi-band support. &/blockquote&&/blockquote&我们看看高通给出的介绍图：（&a href=&.hk/url?sa=t&rct=j&q=rtr8600+qualcomm&source=web&cd=1&cad=rja&ved=0CCgQFjAA&url=http%3A%2F%%2Fmedia%2Fdocuments%2Ffiles%2Fumts-900-1800-benefits-presentation.pdf&ei=7LFjUJCdEPChiAezj4HgCA&usg=AFQjCNEbGql36WsYDOzBZMSRTC4oKxUk8A& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&.hk/url?&/span&&span class=&invisible&&sa=t&rct=j&q=rtr8600+qualcomm&source=web&cd=1&cad=rja&ved=0CCgQFjAA&url=http%3A%2F%%2Fmedia%2Fdocuments%2Ffiles%2Fumts-900-1800-benefits-presentation.pdf&ei=7LFjUJCdEPChiAezj4HgCA&usg=AFQjCNEbGql36WsYDOzBZMSRTC4oKxUk8A&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&）&img src=&/f8f7cf5a773acc9b353d140e1ea4d79b_b.jpg& data-rawwidth=&1016& data-rawheight=&752& class=&origin_image zh-lightbox-thumb& width=&1016& data-original=&/f8f7cf5a773acc9b353d140e1ea4d79b_r.jpg&&从上图可以看到RTR8600支持&b&5个频段的LTE&/b& + 4个频段EDGE + 5个频段 UMTS。现在我们可以得到以下2个结论：&ol&&li&iPhone5不支持TD-SCDMA，中国移动用户不用YY了。&b&除非iPhone5改用高通新款射频收发模块WTR1605，改用新的PA、改天线等，这时可能不叫iPhone5了。&/b&&/li&&li&&b&A1428和A1429两个型号的硬件不一样。&/b&受5个LTE Bands的限制，iPhone5无法兼容所有LTE频段，所以做了2个版本，这两个版本覆盖的LTE频段不重叠。为了顾及营运商的利益，又将A1429 (CDMA)阉割，推出A1429 (GSM)。 这个结论可能争议很大，有兴趣可以看看AnandTech的分析，我的观点和他一致。( &a href=&/show/6295/why-the-iphone-5-lacks-simultaneous-voice-and-lte-or-evdo-svlte-svdo-support-& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&/show/6295&/span&&span class=&invisible&&/why-the-iphone-5-lacks-simultaneous-voice-and-lte-or-evdo-svlte-svdo-support-&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& )&/li&&/ol&最后附上LTE-TDD的介绍:&a href=&/question/& class=&internal&&&span class=&invisible&&http://www.&/span&&span class=&visible&&/question/1972&/span&&span class=&invisible&&9684&/span&&span class=&ellipsis&&&/span&&/a&。移动的TD-LTE是文字游戏，改个名字冠上民族的色彩唬人。&br&ps. 随着认识的深入，我对答案做了一些修改。我之前认为三个版本的iPhone5硬件清单一样，后来觉得这是不对的。
问题是我提的，提完问题后我发现了问题所在，于是自问自答了。答案是：iPhone5不支持LTE-TDD和TD-SCDMA。MDM9615的确通吃所有网络，MDM9615M被阉割的可能性不大。但是光有MDM9615是不够的， MDM9615M只是一个modem，还需要配套的RF Transceiver、PA、Filter…
芯片设计方面有一个研究方向：NoC （&b&Network on Chip&/b&）片上网络。&br&&br&从字面上看，NoC有些相对于SoC（System on Chip）这个大概念，不过也正是由于SoC的发展演进，自然地衍生出了片上网络这个研究方向。用以解决一颗芯片（&b&on &/b&&b&Chip&/b&）上不同核（core）之间的通讯互联（&b&Network&/b&）的相关问题。&br&本科的学校是国内最早开始有关于NoC研究的学术单位之一，所以时常有所耳闻，后来因为感兴趣也关注了一些资料。&br&&br&&ul&&li&最最简单的理解方式：“不同的核（相当于一个网吧里的N台电脑）之间不再用繁杂的总线（可以想象成好多好多根网线）直接连接通信，而是在其之间用某种技术（比如题主问的“什么算法”，可以看做一个黑盒，相当于路由器）来整理这些连接，进行更好的核间通信。” &br&&/li&&li&NoC的设计方法论从某种程度上也可以类比于路由器的原理。&br&&/li&&/ul&&img src=&/b01f1fcf3e2c42b5a13f2c_b.jpg& data-rawwidth=&770& data-rawheight=&417& class=&origin_image zh-lightbox-thumb& width=&770& data-original=&/b01f1fcf3e2c42b5a13f2c_r.jpg&&上图来自Teklatech公司制作的介绍由欧盟主导的&br&The NaNoC (Nanoscale Silicon-Aware
Network-on-Chip Design Platform)项目的视频 &a href=&/our-clients/teklatech/floordirector-videos/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&FloorDirector Videos&i class=&icon-external&&&/i&&/a&&br&图中大的盒子代表每个core，之间那些小的块块就是NoC block，绿色的点就是Data的传输。&br&&p&因为可能有的知友上不了youtube，我从油管搬到了优酷上。&/p&&a class=&video-box& href=&/v_show/id_XODg4ODMzNzk2.html& target=&_blank&&
&img class=&thumbnail& src=&/4D6AC47BA7DD5-AC2B-B7B7-BA4C5D017310&&&div class=&content&&
&div class=&title&&NaNoC&span class=&z-ico-extern-gray&&&/span&&span class=&z-ico-extern-blue&&&/span&&/div&
&div class=&url&&&span class=&z-ico-video&&&/span&/v_show/id_XODg4ODMzNzk2.html&/div&
&/a&&br&现如今“多核”的概念在厂商长久的宣（xi）传（nao）攻势下已经被大众所熟知，那在一颗芯片内不同核（不仅是大家熟悉的多颗CPU，还有各种功能的模数电路模块）之间的互连通信就成为随之而来的一个重要问题。&br&如果单独的CPU与其他模组之间或是两个单独的CPU之间需要通讯，简单的办法是单独建立一个总线。但是如果有数十个CPU需要相互连接通信呢？&br&因为总线不支持一对以上用户的同时通讯，如果仍然用点到点之间的连接方式，总线的数量会随着单核的个数呈指数倍的增长，而且布局布线也会成为问题。这就好比在早些年您家只有一台电脑的时候，您想上网的话只需要把网线直接插到附近的网口就行。但如果今天您开了一家大公司，需要设置好N台办公电脑正常上网，这时就会很自然的买来几个路由器，建立一个网络的拓扑结构。&br&&blockquote&所以从PC单机到局域网的发展历史显示着集成电路从SoC向NoC发展的必然性。&/blockquote&&p&当然如同无线路由的普及，随着NoC技术的发展，也开始有Wireless Network-on-Chip（相当于无线路由器）的研究。
e.g. &a href=&http://drexel.edu/now/archive/2012/August/Wireless-Network-on-Chip/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Wireless Network-on-Chip&i class=&icon-external&&&/i&&/a&&/p&&br&&p&NoC技术主要&b&需要解决的问题&/b&是：&/p&&ol&&li&&b&互连线延迟问题。&/b&当前技术下VLSI中的互连线相对较长（特别是全局互连线），布线密度也有关系。相应的核间通信延迟也会较长。&br&&/li&&li&&b&系统全局同步问题。&/b&因为不同的互联线长短等问题引起的skew，会影响多核间的同步。就好像在战场上，指挥部同时给分布在周围的路程不同的几个部队下达攻击命令，但如果只能用
通信兵去传令的话，不同的通信兵转达到命令的时间会不同，各个部队没能做到同时进攻可能会
产生大问题。这在芯片中也是一样的道理。&/li&&li&&b&MPSoC（Multicore and multiprocessor SoC）的通信需求问题。&/b&就像现在人们对网速的要求越
来越高，路由器的带宽也买的越来越大。功能越来越强大的单颗core对外通信的各种要求也越来
越高。&br&&/li&&li&&b&功耗问题。&/b&即使在工作性能上NoC可以无尽拓展，但它仍然受到功耗的限制，而且限制的非常严
苛。就好比即使今天京东上有卖一个每秒可以传10G的路由，但使用它的电费和开一台空调一样
多，这款路由销量应该就不会特别好吧。针对这一点异步逻辑（asynchronous）是一个解决方
法。&/li&&/ol&&br&&p&&b&拓扑结构&/b&&br&&/p&&p&由于系统需求不同，节点规模尺寸各异和节点所处位置的区别，NoC就相应的需要不同类型的拓扑结构。选几个例子：&/p&&img src=&/d207e6f69572eefa406dd_b.jpg& data-rawwidth=&548& data-rawheight=&666& class=&origin_image zh-lightbox-thumb& width=&548& data-original=&/d207e6f69572eefa406dd_r.jpg&&&p&如最常见的mesh拓扑方式。就像棋盘一般布置，每个交叉点上有一个处理器，连线就形成网络。这种拓扑方式最大的好处就是模块化。每个路由器都有5个连接，上下左右和所属的处理器（边沿的那些除外）。模块化对于硬件来说大大减少了设计复杂度，同时容易分层处理。不过这种拓扑方式的芯片中间的网络较容易出现拥塞，网络延迟较大，网络整体带宽增长速度和处理器增长速度的开方正比，在处理器数量大的情况下，平均带宽很小。&/p&Ref：&br&[1]刘有耀. 片上网络拓扑结构与通信方法研究. 西安电子科技大学博士论文. 2009&br&
[2]&a href=&/group/topic/3155828/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC的拓扑分类 Topology of NoC&i class=&icon-external&&&/i&&/a&&br&&br&&b&路由算法&/b&&br&&p&片上网络路由算法和并行计算中的路由算法非常相似。路由是确定一个消息从源节点到目的节点的机制。路由算法分成无关（Oblivious）路由和自适应（Adaptive）路由。无关路由又分成确定性路由和随机路由，自适应（Adaptive）路由也有伪自适应 XY路由、奇偶转弯模型、转向路由算法、DyXY路由等等的各种算法。由于性能、功耗和成本的限制，无论是哪类路由算法都应该有效地解决死锁、活锁和饥饿问题且硬件实现简单。&/p&&br&具体的拓扑结构、路由算法纷繁多样，每一种具体的算法都可以形成一篇或几篇论文，大概知道有NoC这个研究方向后，题主应该可以按图索骥，找到各种算法的文章。如果只想大致了解一下的话，比如百度文库里就有不少中文的论文可以看：&br&&a href=&/view/b71f2080bceb19e8b8f6baca.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC系统研究综述&i class=&icon-external&&&/i&&/a&&br&&a href=&/view/b6f9171128ca.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&片上网络路由算法综述&i class=&icon-external&&&/i&&/a&&br&如果是做学术研究或业界应用的话就要靠自己多加油啦~&br&&br&&p&NoC概念最早在2000年左右提出，国内如合肥工业大学等研究单位在2001年开始投入相关的研究。据我所知主要用 Verilog、system C 等语言来做这方面的研究，还有许多NoC的模仿器或模仿工具，在一些研究组的网页上可以找到。&/p&&br&有个专门的国际会议： IEEE International Symposium on Networks-on-Chip 从2007年到现在已经要办第9届了 &a href=&http://nocs2015.eecs.wsu.edu/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NOCS 2015&i class=&icon-external&&&/i&&/a&&br&放两个被引较高的综述类中文资料，感兴趣的知友可以细看：）&br&[1]高明伦; 杜高明, NoC：下一代集成电路主流设计技术. 微电子学. 2006/04, pp.461-466&br&&a href=&/view/65c02bdfdc21d.html?re=view& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&【论文】NoC：下一代集成电路主流设计技术&i class=&icon-external&&&/i&&/a&&br&[2]周干民, NoC基础研究. 合肥工业大学博士论文. 2005&br&&a href=&ki.net/lunwen-.nh.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC基础研究-手机知网&i class=&icon-external&&&/i&&/a&&br&&br&NoC也有不少业界的研究，如Intel公司在 ISSCC 2007上发表的 Polaris 80核处理器。&br&&img src=&/63b64a105cdec8bc24b1f5_b.jpg& data-rawwidth=&843& data-rawheight=&602& class=&origin_image zh-lightbox-thumb& width=&843& data-original=&/63b64a105cdec8bc24b1f5_r.jpg&&&img src=&/744a5e370db68d61a98cf_b.jpg& data-rawwidth=&980& data-rawheight=&719& class=&origin_image zh-lightbox-thumb& width=&980& data-original=&/744a5e370db68d61a98cf_r.jpg&&Ref: Vangal, S. et al., An 80-Tile 1.28TFLOPS Network-on-Chip in 65nm CMOS, in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, 2007, pp. 98–99.&br&&br&不过从目前来看NoC技术还没有发展成熟到必不可少的地步，毕竟真正的多核还应用不多，该技术本身也仍有不少问题，还有很大的进步空间。所以市场上的产品中使用真正意义上的NoC技术也不会很多。&br&&br&&p&如果有对NoC方向感兴趣想将来做相关研究的知友，我收集了一些资料和国内外的研究group供参考：&/p&&p&西安交大翻译的《网络化芯片》，可以去图书馆找来看看。&a href=&/%E7%BD%91%E7%BB%9C%E5%8C%96%E8%8A%AF%E7%89%87-%E8%A9%B9%E5%A5%87/dp/B0011F87BC& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&《网络化芯片》 詹奇, 等【摘要 书评 试读】图书&i class=&icon-external&&&/i&&/a&&/p&&p&豆瓣小组Network on Chip &a href=&/group/noc/?ref=sidebar& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Network on Chip小组&i class=&icon-external&&&/i&&/a&&/p&&p&Google小组：&a href=&http://groups.google.co.uk/group/noc_cn& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Google 网上论坛&i class=&icon-external&&&/i&&/a&&/p&&p&&a href=&http://www.cl.cam.ac.uk/~rdm34/onChipNetBib/browser.htm& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&On-Chip Networks Bibliography&i class=&icon-external&&&/i&&/a&&br&&/p&&br&&p&部分国内外研究团队
国外部分来源：&a href=&/group/topic/2837287/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC相关的网站链接&i class=&icon-external&&&/i&&/a&&/p&&p&（其中特别提一下瑞典皇家工学院(KTH)，因为我大学的时候第一次了解NoC这个词好像就是从因学校的合作关系而来做报告的KTH研究人员。）&/p&&p&其实据小弟观察，IC Design发展到今天，有不少做数字集成电路设计的实验室或多或少都有开展NoC的研究，日常聊天都能听到周围的group在研究这个方向。&/p&&br&&p&*
Israel Institute of Technology (&b&Technion&/b&) : QNoC Project &u&&br&&a href=&http://www.ee.technion.ac.il/people/bolotin/QNoC/main.htm& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&ee.technion.ac.il/peopl&/span&&span class=&invisible&&e/bolotin/QNoC/main.htm&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&/u&&br&*
&b&Newcastle&/b& University : Alex Yakovlev &br&&a href=&http://www.async.org.uk/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Async.org.uk HomePage&i class=&icon-external&&&/i&&/a&&br&*
Royal Institute of Technology in Stockholm (&b&KTH&/b&) : Nostrum Project &br&&a href=&http://www.imit.kth.se/info/FOFU/Nostrum/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&imit.kth.se/info/FOFU/N&/span&&span class=&invisible&&ostrum/&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
&b&Stanford&/b& University : William J. Dally &br&&a href=&http://cva.stanford.edu/billd_webpage_new.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&William J. Dally's Home Page&i class=&icon-external&&&/i&&/a&&br&*
&b&Princeton&/b& University : Li-Shiuan Peh &br&&a href=&http://www.princeton.edu/~peh/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&princeton.edu/~peh/&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
University of &b&Cambridge&/b&, UK : Simon Moore &br&&a href=&http://www.cl.cam.ac.uk/~rdm34/onChipNetBib/noc.html& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&cl.cam.ac.uk/~rdm34/onC&/span&&span class=&invisible&&hipNetBib/noc.html&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
University of &b&Manchester&/b&, UK : Advanced Processor Technologies Group (CHAIN) &br&&a href=&http://intranet.cs.man.ac.uk/apt/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Research Groups: APT&i class=&icon-external&&&/i&&/a&&br&*
University of &b&Tampere&/b&, Finland : Jari Nurmi &br&&a href=&http://www.cs.tut.fi/~nurmi/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Jari Nurmi WWW Homepage&i class=&icon-external&&&/i&&/a&&br&*
Carnegie Mellon University(&b&CMU&/b&) : Radu Marculescu &br&&a href=&http://www.ece.cmu.edu/~sld/people/index.php& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&ece.cmu.edu/~sld/people&/span&&span class=&invisible&&/index.php&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
Technical University of Denmark : Jens Spars? &br&&a href=&http://www2.imm.dtu.dk/~jsp/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Home page of Jens Spars&i class=&icon-external&&&/i&&/a&&br&*
Universidad Politecnica de Valencia : Jose Duato Marín &br&&a href=&http://www.gap.upv.es/~jduato/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Duato, Jose&i class=&icon-external&&&/i&&/a&&br&*
University of Bologna, Italy : Davide Bertozzi &br&&a href=&http://www-micrel.deis.unibo.it/~tocho/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&www-micrel.deis.unibo.it&/span&&span class=&invisible&&/~tocho/&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
Informatica e Sistemistica : Luca Benini &br&&a href=&http://www-micrel.deis.unibo.it/~benini/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Home Page&i class=&icon-external&&&/i&&/a&&br&*
Ecole Polytechnique Fédérale de Lausanne : Giovanni De Micheli &br&&a href=&http://si2.epfl.ch/~demichel/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Giovanni De Micheli&i class=&icon-external&&&/i&&/a&&br&*
Pennsylvania State University&b&(PSU&/b&) : Vijaykrishnan Narayanan &br&&a href=&http://www.cse.psu.edu/~vijay/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Home&i class=&icon-external&&&/i&&/a&&br&*
&b&Stanford&/b& University : Srinivasan Murali &br&* LIP6
SPIN &br&&a href=&https://www.soclib.fr/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&https://www.&/span&&span class=&visible&&soclib.fr/&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&&br&&a href=&http://www.lip6.fr/en/recherche/team.php?id=920& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&??quipe : ALSOC&i class=&icon-external&&&/i&&/a&&br&*
Royal Institute of Technology : Axel Jantsch &br&&a href=&http://web.it.kth.se/~axel/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Axel Jantsch's Homepage&i class=&icon-external&&&/i&&/a&&br&*
Korea Advanced Institute of Science and Technology(&b&KAIST&/b&) : BONE (Basic On-chip
Network) &br&&a href=&http://ssl.kaist.ac.kr/~ocn/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&ssl.kaist.ac.kr/~ocn/&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&&/p&&p&* 清华大学 : CPU&SoC技术研究中心 &a href=&http://cpu./& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&cpu./&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&
周祖成教授&/p&&p&* 香港科技 : Mobile Computing System Lab &a href=&http://www.ece.ust.hk/~eexu/index_files/Page371.htm& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&ece.ust.hk/~eexu/index_&/span&&span class=&invisible&&files/Page371.htm&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&&br&&/p&&p&合肥工业大学 : 微电子研究所：
高明伦教授、杜高明教授、欧阳一鸣教授
&a href=&http://dwxy./jgszxs.php?nid=295&id=844& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&教学与研究机构&i class=&icon-external&&&/i&&/a&&/p&&p&西安电子科技大学： 韩俊岗教授&br&电子科技大学：
彭启琮教授、李玉柏教授&/p&&p&哈尔滨工业大学： 毛志刚教授（现任上海交通大学微电子学院院长）、叶以正教授、喻明艳教授&/p&&p&浙江大学： 严晓浪教授（现任复旦大学微电子学院院长）&/p&&p&中国科学技术大学： 胡伟武教授&/p&&br&小弟现在做的研究已经不是这个方向，如有错误之处还望指正。更学术的话，我已经邀请了研究这个方向的学妹，不知她有没有空来回答。&br&&br&ps，复旦的曾璇教授也来知乎啦，真是太好了！~
芯片设计方面有一个研究方向：NoC （Network on Chip）片上网络。从字面上看，NoC有些相对于SoC（System on Chip）这个大概念，不过也正是由于SoC的发展演进，自然地衍生出了片上网络这个研究方向。用以解决一颗芯片（on Chip）上不同核（core）之间的通讯…
来自子话题：
更新：&br&实在抱歉术语有点多。&br&MTBF - Mean Time Between Failure&br&ICG - Integrated Clock Gating&br&S/B/ELCG - 不同 level 的 clock gating&br&Actmon - Activity Monitor&br&PG - Power Gating&br&DVFS - Dynamic Voltage Frequency Scaling&br&&br&--------------------------------&br&&br&谢邀。唉，又好久没有答题了，邀请我基本就是坑，答不答完全没谱。
(??????)&br&&br&我感觉之前大家的答案很多都是学校里的知识。理论、公式、图表该有的基本都有，可是看了总感觉有一丁点别扭。其实说得都对，但真正 SoC 低功耗设计远不止那些，是个做起来很复杂很麻烦，也不容易总结的事情。举个例子，和 ASIC 前端联系最紧密的应该是动态功耗了。看了那公式之后，我决定跟后端商量一下，综合的时候把 max fanout 调小、选好 lib 降压降频、retime 不要太奇葩。前端我负责 switching 多的组合逻辑放后级，是不是就大功告成可以啵一个了呢？现实总是残酷的，这样做综合，report 出来肯定没法看。就算奇迹出现没有 violation，我感觉高频异步逻辑 MTBF 检查也过不了。说白了做出来的都是废品。 &br&&br&那好我们看看有什么别的办法。减少 switching activity，最主流的做法是插 ICG，这招确实挺管用的，但要看你 CG 做到什么程度。前端工程尸说咱代码风格特别好，综合工具自动插。不好意思，这样搞只是一级 FGCG，真的是杯水车薪。在此之上还有 1-2 级的 SLCG、BLCG、ELCG 以及时钟模块的 CG。加上这些就还要做 actmon 以确保各级 ICG 关断正确。这其实给验证带来不少麻烦。而且还有个问题，actmon 也是硬件，也有功耗和面积，多少粒度放一个？ICG 如果做得好，和完全 ungated flops 比起来动态功耗大约能减少 10 到 30 倍，开心。&br&&br&ICG 完了还有 PG，之前大家的答案也有提到。跑 benchmark 应该已经算比较要求性能的 app 了吧？即便如此如果你看跑分时候的整个 SoC，utilisation 能有 50% 已经很不错了。很多特定功能的 accelerator 其实都是闲置的，加上还有大量像 cache 这样的结构导致 I/O 空闲（空闲就对了，越空闲越好）。人家没活干就可以关电源了对吧？（关了意味着静态功耗是 0 哦！）现实是 ELPG 已经普及多年，而且只是一种 PG。现如今好的低功耗设计已经在用 firmware 里的算法区分 power state，根据特定硬件模块使用的 cell、实时的电压、频率、温度、工作状态等信息计算出来下一刻的 state 以及对应的 perf/watt sweet spot。这样硬件几乎时刻处在最优状态。相信 Apple A8 这种玩大游戏都不怎么 thermal throttling 的肯定下了不少功夫。其实基本原理还是 DVFS，但复杂很多。而且既然有了软件参与，可以做很多更 fancy 的事情，比如 active power management。另外 PG 是有 overhead 的，power down 之前很多握手动作，硬件软件要配合。电源也不是说关就关的，电压要 staggered cut-off，否则 di/dt noise 大，功耗又上去了。。。又回到那个问题，多少粒度做一个 PG 才最合适？写到这感觉又给验证带来不少麻烦，不敢继续写了。
更新：实在抱歉术语有点多。MTBF - Mean Time Between FailureICG - Integrated Clock GatingS/B/ELCG - 不同 level 的 clock gatingActmon - Activity MonitorPG - Power GatingDVFS - Dynamic Voltage Frequency Scaling--------------------------------…
来自子话题：
&b&下面以一种喜闻乐见的方式回答倍频，外频，分频，锁频，超频等等各种X频，FSB,QPI,DMI,PCI-E将会友情客串：&/b&&br&&b&&br&&/b&很久以前，科学国出版业有关部门（计算机）有位领导，人称中央处理器（出版业我说了算，非常中央，又称CPU），牢牢占据着有关部门的首脑位置，这个有关部门代号叫做主板，里面分为好多科室，有大量收集歌颂科学界第一大党等待出版用来教化愚民的文章的科室，人称硬盘科，硬盘科通过SATA（硬盘接口）走廊来到主走廊（总线）上，距离领导挺远还要过个长桥，人称南桥，所以领导需要的时候（CPU发出加载命令）就把资料交到离领导比较近的科室，这个科人称内存科，过了南桥经过DIMM（内存插口）走廊就到，虽然面积小存不了多少东西，但是跟领导挨得近，就隔着一个叫北桥的短桥，交流起来非常方便，（后来硬盘内存关系好了，通过DMA绿色通道，可以不通过领导指示传递资料），内存科过了北桥穿过&b&FSB&/b&走廊把资料交给领导之后，领导开始以他卓越的才能开始审核，审核通过的话，再穿过FSB（前端总线）走廊，跨过北桥，经过PCI-E（显卡接口）走廊，把资料交给RM日报（GPU）这个先进群众最喜欢看的报纸排版，排版单位人称显卡科，排版后放到库房（显存）然后交到显示器科发行，随后群众就能5毛一份满怀喜悦的看报纸了，当然有些是内参，直接返回给内存科就行，如果需要，内存科还会把常用的内参放到领导桌上，这个桌子人称片上缓存，根据距领导的距离（有的伸手就能够到，有的还得伸腰）分为1级缓存（L1），2级缓存（L2），然后次常用的内存科也会保留一些备份，然后就不用每次跑去找硬盘科要，浪费时间，如果审核不通过呢，有时领导发现文章很离谱啊（出现异常），就会找内存科的相关人员询问（异常处理程序），如果没人承担责任，领导再一看呢作者是XXX的小舅子（应用程序出错），领导就自己把文章扔到垃圾桶里，不再追究，继续办事（终止程序，继续运行），如果发现文章作者是临时工（内核程序出错），就大发雷霆，停止办公（蓝屏），还好最近升级了萝卜招聘机制（操作系统升级）小舅子越来越多，所以蓝屏少了，维稳工作也起效了，这就是最初的部门原型。另外还有小道消息说外来的东西（IO输入，键盘啥的）很多都会被领导截获（中断），并且交给有关部门（中断表）来处理，这也保证了领导绝对权威。&br&&br&刚开始呢，领导还没学习XXX理论，因此没有打通任督二脉，批文件的速度太慢，所以就在北桥上贴了一个全部门送文件的频率指南，要求广大成员深入领会，省的中间出现不同步的现象（内存--FSB--CPU,CPU--FSB--内存，分别对应读内存，写内存，CPU和内存为源和目的，FSB是路径），这个频率人称外频（系统基准频率），南桥由于天高皇帝远呢，所以没有深入学习告示精神，声称我们地方人员愚钝，达不到领导您的神功，通过分频（降频，分意为小于1的纯分数）大法，整天喝茶看报也没人管（例如PCI最近还是33.3Mhz），这个时候RM日报也不干了，你让我天天看这些东西，看得多了，会折寿啊，领导不敢怠慢，毕竟宣传工具很重要啊，人民喉舌的说，所以订下修正草案，规定RM日报可以不受外频影响，独立保持一定工作强度（锁频，如PCI-E接口频率一般都会锁到100MHz），只有全部门加班（超频）之时方才适当增加RM日报频率，因此首先同步的是内存频率，FSB频率，以及CPU频率，用的都是外频。&br&&br&后来领导发现，这不对啊，人们一直跟我说FSB走廊特别挤（前端总线频率需要高于外频），于是召开第N届M次全会，规定为了加强办事效率，FSB走廊通过规则变更（运用了QDR），每次能过4个科员，也就是说等效频率等于外频*4，而且领导开了天眼，可以分身（引入了流水线），例如第一个领导拿到文件，第二个领导写阅，第三个领导递出文件，因此取文件的时间降为原来的三分之一（随着流水线的深度增加，频率还会进一步的提高），但是自己定的纲领（外频）又不能推翻，生怕冒犯元老（兼容性），但是自己频率的确高了(频率可理解成执行时间的倒数，处理时间越短，频率越高)，外频这种三俗自己受不鸟啊，因此采用黑科技（使用倍频器），将自己凌驾于外频之上，独立于外频存在（以后提高频率通过倍频就行），别看外频，看爷实际能力，只要FSB走廊有人送来数据，爷是来者不拒，保证超额完成任务（这里FSB的数据量成为瓶颈，所以倍频不能无限制的大）。内存科呢瞬间压力山大，领导这么牛了，我也得不停的输送炮弹，因此内存一直都在发明新技术，每次出门多带几个文件，现在一个科员已经能带8个文件（DDR3为8bit预取设计），后来内存科也觉得外频低的略2b，满足不了领导需要，因此同样开始使用分频技术（ 内存的实际运行频率=内存分频系数*266.66MHz*CPU实际外频除以CPU默认外频 ），另外PCI-E虽然频率基本不变，但是随着版本进化，数据传输率也一直水涨船高，从此外频从标准变成了基准。&br&&br&&i&PS：主频=外频×倍频，此时超频还可通过提升任意一种实现，提升外频可以提高整机性能，所以过去多以外频为主，倍频为辅。&/i&&br&&b&&br&&/b&&b&以上写的较乱，没有严格按照技术演化顺序来写，归根到底原因在于，亲，你提到的技术略显过时了哟！下面让我们看现代CPU的那些事：&/b&&br&&b&&br&&/b&&b&首先单位领导多了（多核），而且为了各个领导使用同一份的内参，在领导室外引入3级缓存（L3 Catch），后来内存科的科员来了好多美女，因此领导就让内存科的妹子搬到自己办公室内进行管理（内存控制器移入CPU内，同内存可低延迟的交互），并且为了一起交流（多核通信）以及方便控制言论需要（CPU和北桥快速通信）进行了扩建，引入了宽阔华丽的QPI走廊，废除了狭窄的FSB通道，后来RM日报也来了好多美女，因此报社总部也搬入了领导办公室内（PCI-E控制器移入CPU内），之后北桥人去楼空，退出历史舞台，领导间的通信继续加强（环形总线），另外RM日报记者作为文艺青年力压内存科的普通青年，领导大为激赏，将RM日报的传统工作频率（100Mhz）定为外频，并写入了最高法，屌丝不可修改，&/b&&b&但是中产阶级也得留点念想不是，所以如果你能放机灵点，多孝敬点，领导可能还有潜力可挖，但是不要指望其他部门也配合你&/b&&b&（SNB后的CPU只能超倍频，但必须是带K的，主板也得选择中高端的，外频超频幅度不大，也就是说只对CPU有用，对于整机提升不大），大开发中，南桥的SATA，USB走廊也变宽了（SATA3.0，USB3.0），因此数据来得快了，为了满足现代形式下的数据交互，领导也和南桥直接建立了关系（DMI2.0通道，速度2G每秒）。&/b&&br&&b&&br&&/b&最后，如你所愿，这是倍频器的介绍： &a href=&/view/323746.htm& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&/view/32&/span&&span class=&invisible&&3746.htm&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&（上传图片一直失败，捶桌），&b&简单来讲就是通过一组电路将输出频率放大为输入频率的若干倍，这也就是CPU倍频的实现方式，CPU号称超大规模集成电路，基础就是门电路,所以CPU中的机制，别人问你到底怎么实现的呢，你就回答通过电路，XD。&/b& &br&&br&PS:大致原理如下，&br&&i&&br&&/i&&i&倍频，基频以外的其他振动能级跃迁产生的红外吸收频率统称为倍频。如v=0至v=2的跃迁称为第一个倍频2n，相应地3n, 4n……等均称为倍频。令获得频率为原频率整数倍的方法便是利用非线性器件从原频率产生多次谐波，通过带通滤波器选出所需倍数的那次谐波。&/i&
下面以一种喜闻乐见的方式回答倍频，外频，分频，锁频，超频等等各种X频，FSB,QPI,DMI,PCI-E将会友情客串：很久以前，科学国出版业有关部门（计算机）有位领导，人称中央处理器（出版业我说了算，非常中央，又称CPU），牢牢占据着有关部门的首脑位置，这个…
来自子话题：
&b&首先提醒一下大家，小米每次跑分可不是只用安兔兔一个跑分软件啊，在其他跑分软件上分数也很高，不妨来回顾一下：&/b&&br&&br&先看米2发布会：&br&&br&&img src=&/2ad0d99eab6f376dbbad7e_b.jpg& data-rawwidth=&801& data-rawheight=&501& class=&origin_image zh-lightbox-thumb& width=&801& data-original=&/2ad0d99eab6f376dbbad7e_r.jpg&&这次是小米强调跑分的最高潮，自封跑分天王。这次用了&b&Quadrant、Vellamo和安兔兔&/b&三个跑分软件区测试。&br&&br&米2S&br&&br&&img src=&/d873edbf82e843b_b.jpg& data-rawwidth=&1300& data-rawheight=&524& class=&origin_image zh-lightbox-thumb& width=&1300& data-original=&/d873edbf82e843b_r.jpg&&&br&&img src=&/46a825dc2b986e27e1cbf6d1cb9b88a1_b.jpg& data-rawwidth=&1298& data-rawheight=&522& class=&origin_image zh-lightbox-thumb& width=&1298& data-original=&/46a825dc2b986e27e1cbf6d1cb9b88a1_r.jpg&&&br&&img src=&/fb0d8bbe905_b.jpg& data-rawwidth=&1299& data-rawheight=&522& class=&origin_image zh-lightbox-thumb& width=&1299& data-original=&/fb0d8bbe905_r.jpg&&和米2发布会一样，还是这三个跑分软件：&b&Quadrant、Vellamo和安兔兔。&/b&&br&&br&米3发布会&br&&br&&img src=&/0c0e743039fde7f5862ee0_b.jpg& data-rawwidth=&1298& data-rawheight=&518& class=&origin_image zh-lightbox-thumb& width=&1298& data-original=&/0c0e743039fde7f5862ee0_r.jpg&&&br&&img src=&/4bbcdbcc55be0cdaa20deb1_b.jpg& data-rawwidth=&1302& data-rawheight=&481& class=&origin_image zh-lightbox-thumb& width=&1302& data-original=&/4bbcdbcc55be0cdaa20deb1_r.jpg&&&img src=&/e88ddb7dfa308b5dd86d7_b.jpg& data-rawwidth=&1295& data-rawheight=&521& class=&origin_image zh-lightbox-thumb& width=&1295& data-original=&/e88ddb7dfa308b5dd86d7_r.jpg&&这次除了&b&Quadrant和安兔兔，还有Geekbench2。&/b&&br&&br&&br&&b&小米不仅在安兔兔上跑分领先，在国外知名的跑分软件上分数也很高，而且不少友商爆出跑分作弊的新闻，小米从来没有这方面的负面消息。&/b&&br&&b&============================================&/b&&br&不少人讥讽安兔兔是娱乐兔，这种说法也有道理。消费者真的那么在意跑分吗?很多人手机拿回去跑分人只是娱乐一把，没有谁真正根据跑分去评判一部手机。我用过小米两代手机，就是在第一代的时候，下载了一个跑了玩玩。&br&&br&这几年来，国内安卓手机阵营的军备竞赛已经让消费者感到疲倦，硬件配置的不断提升空间越来越小，对用户的刺激也越来越小。越来越多的用户开始更加注重手机的外形、设计和系统优化甚至人文情怀。&br&&br&时间都已经进入2014年下半年了，连小米都开始淡化跑分概念、开始强调设计的的时候，华为却开始非常在意跑分，官方微博直接指责安兔兔，让人看不懂。究其原因，可能是这回开发了个自家的牛逼CPU，跑分终于高了吧。&br&&br&我记得以前海思跑分比较低的时候，一些华为的粉丝口口声声说的是跑分算个啥，体验才是关键。讥讽小米为跑分而生。如今我大华为终于扬眉吐气跑分高了，是该好好庆祝一下，鄙视一下那些跑分比我们低的手机，但是安兔兔居然在这个时候让我们分降下来，实在不能忍啊o(╯□╰)o&br&&br&说到底，跑分这回事，普通消费者何必在意呢？
首先提醒一下大家，小米每次跑分可不是只用安兔兔一个跑分软件啊，在其他跑分软件上分数也很高，不妨来回顾一下：先看米2发布会：这次是小米强调跑分的最高潮，自封跑分天王。这次用了Quadrant、Vellamo和安兔兔三个跑分软件区测试。米2S和米2发布会一样，…
来自子话题：
N卡：你们他妈的也配叫驱动？&br&&br&————————————&br&&br&N卡对A卡：你他妈也配叫质量？&br&A卡对I卡： 你他妈也配叫驱动？
N卡：你们他妈的也配叫驱动？————————————N卡对A卡：你他妈也配叫质量？A卡对I卡： 你他妈也配叫驱动？
来自子话题：
之前的理解有很多错误，在真正理解之前，我还是先把答案删掉吧。
之前的理解有很多错误，在真正理解之前，我还是先把答案删掉吧。
来自子话题：
对我而言，绝对是Paul R. Gray经典的bootstrap，没有之一，简直让人拍案叫绝。&br&&img src=&/49eced87a140dd7111abb27_b.jpg& data-rawwidth=&629& data-rawheight=&442& class=&origin_image zh-lightbox-thumb& width=&629& data-original=&/49eced87a140dd7111abb27_r.jpg&&&br&电路用在各种ADC之前的Sample电路，可以让ADC实现rail to rail的input，sample电路的工作电压超过Vdd，极大的减少了了setting time，而且几乎没有reliability的问题。电路里没有任何一个器件是可以被减少或者改变位置的。此电路直接使得ADC的发展往前跃进了一大步，现在已经几乎成为除ΔΣ之外各种ADC的标配，成为历史上最经典的模拟电路之一。当然，电路原理一眼看去也不是很好理解。&br&工作波形看着都让人舒服：&br&&img src=&/395e0929bbcd6b646ea9b352cea147eb_b.jpg& data-rawwidth=&541& data-rawheight=&322& class=&origin_image zh-lightbox-thumb& width=&541& data-original=&/395e0929bbcd6b646ea9b352cea147eb_r.jpg&&
对我而言，绝对是Paul R. Gray经典的bootstrap，没有之一，简直让人拍案叫绝。电路用在各种ADC之前的Sample电路，可以让ADC实现rail to rail的input，sample电路的工作电压超过Vdd，极大的减少了了setting time，而且几乎没有reliability的问题。电路里没有…
来自子话题：
谢邀。初学者容易有这方面的困惑，但是这个问题的层次还不够深入。尽管VerilogHDL是数字IC入门的基础和工程师的基本技能，但是还是需要掌握一定的知识后才能精通，注意是&b&“精通”&/b&。“精通”应该达到什么样的能力呢？&br&1、看到电路功能需求后知道何种电路结构是最优的。&br&2、设计出电路结构后，知道如何使用VerilogHDL进行描述。&br&3、设计电路和使用
VerilogHDL 描述的时候能够从性能、面积、功耗、可测性等方面去考虑。&br&4、能够精确理解“RTL”的含义。VerilogHDL和电路是相通的，看到代码之后能够知道电路结构是怎么样的？包含多少个寄存器？&br&5、在第4条的基础上，看到VerilogHDL代码后能够大致推断出电路的性能、功耗、面积等，包括关键路径在何处、关键路径大约包含多少级逻辑链路、那部分对功耗、面积、性能等影响最大（当然，这些在设计电路结构的时候就应该考虑好，从verilog反推也应该能达到这样的能力）。&br&（大概是这些吧，想到了其他项再补充。）&br&先来看Synopsys公司的一个tool：LEDA。LEDA在做coding style审查时，主要包括Synthesis、simulation、DFT、design style等等很多个方面，这些都是对设计人员书写VerilogHDL的全面约束和指导，从而在项目初始就保证Verilog code在style方面是有一定质量保证的。这些约束和上面说到的5条技能是息息相关和一一对应的。从上面的技能要求可知，达到精通VerilogHDL需要有以下的基础知识（默认以学过VerilogHDL基本语法）：&br&1、VerilogHDL与电路结构的一一对应：&br&Synopsys DesignCompiler的workshop和关于HDL Compiler for Verilog User Guide。&br&2、VerilogHDL与电路性能等一一对应：&br&这方面涉及到的知识比较多，主要包括Standard Cell Library、STA等，参考书有(1)Static Timing Analysis for
Nanometer Designs: A Practical Approach. J. Bhasker, Rakesh Chadha. Springer
Science Business Media, LLC 2009. (2)DC和PT手册中关于timing的 User Guide。&br&同步学习1-2理论基础的同时，需要学习、熟悉、精通相对应的EDA tool，即：LEDA、DC、PT、Primepower等。&br&学习以上知识之前，应该具备数字集成电路基本知识，这样才能对以上的知识有更深入的理解。除了基础知识外，还需一定项目开发的历练，即可达到“精通”的目的了。
谢邀。初学者容易有这方面的困惑，但是这个问题的层次还不够深入。尽管VerilogHDL是数字IC入门的基础和工程师的基本技能，但是还是需要掌握一定的知识后才能精通，注意是“精通”。“精通”应该达到什么样的能力呢？1、看到电路功能需求后知道何种电路结构…
来知乎，参与讨论}
日志最新回复
>> 日志标签来自子话题：
关于这位教授是谁的问题，&a class=&member_mention& data-hash=&828da5d68a& href=&///people/828da5d68a& data-tip=&p$b$828da5d68a&&@陳浩&/a&已经给出了，当时其实不止一位教授提出了一定的不同观点（除了Bruce Lusignan，&a href=&http://forgetmiosotis.blogspot.de/2009/07/who-said-cdma-violates-law-of-physics.html& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&forgetmiosotis.blogspot.de&/span&&span class=&invisible&&/2009/07/who-said-cdma-violates-law-of-physics.html&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& 还提到了Don Cox，也是stanford无线领域的讲席教授）。而且我觉得，他们当时说话的原因是因为高通并没有完全披露什么是CDMA（CDMA是专利保护的商业成果，高通在一开始没有理由也没有可能公布所有细节）。Bruce Lusignan，在cdma之前的很长时间都把自己的研究方向集中在扩频通信上，而在“CDMA 违反物理定律”的言论之后，他很快纠正了他的观点，并发表了不少CDMA的研究论文。事实上他是不是直接说了这句话已经不可考了，在我看来，公司的CEO之类的在总结这种可以直接啪啪打脸并且宣传自己公司牛逼程度的观点的时候，稍微艺术加工一下完全是可以理解的。&br&&br&那么这个所谓物理观点到底是什么呢？我猜测是在指香农公式。香农是通信领域的绝对大神，信息论的开创者，也是现代通信的奠基人之一。而香农公式&br&C=B log (1＋S/N) &br&更是通信原理中最核心的部分。简言之，信道容量C 和 带宽B，以及信号(S)噪声(N)比直接相关。带宽越宽，信噪比越大（说明信号相对噪声越好），那么信道容量（即信道信息传输的速度）越大。&br&&br&从这个公式来看，只要带宽B和信噪比S/N不变，信道容量的上限是确定的。而对于CDMA来说，初始披露的细节已经使得信道容量高于这些教授理解的上限C了，当然这些教授会跳出来反对。根据&a href=&//business/fi-6288_1_wireless-communications-services/2& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&/19&/span&&span class=&invisible&&96-05-20/business/fi-6288_1_wireless-communications-services/2&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& 摘录的访谈内容&blockquote&'The basic problem is that it does not have anywhere near adequate protection from the fading that the other techniques all have,' said Lusignan, who said his lab has been studying the underlying technology, known as spread spectrum, for 20 years. 'That makes it completely inadequate to achieve the type of capacities that they have been advertising.'&/blockquote&Bruce Lusignan认为没有足够的细节来对抗信道衰退（信道衰退直接影响信噪比S/N），所以他觉得这个信道容量无法达到。&br&那么是否CDMA就违反了香农公式呢？答案当然是否定的。简单言之，CDMA的核心是码分复用，其实是通过信道编码（数学有多重要！）在同一个信道W上构建了多个同时存在的分信道（W1，W2...Wn）。注意这里不是分割，而是复用，也就是说，一个信道变成了多个带宽和原信道相同的信道。在任何一个分信道，其他分信道传输的信号都是作为噪声存在的（噪声增加了），基于香农公式，C1 ，C2...Cn显然都小于C。通过采用了互相正交的编码设计（比如is-95a定义的64阶walsh code），这种多个分信道共存所带来的噪声被极大的减小了，也就是说C1，C2...Cn虽然小一点，但小的不算多。所以他们同时传输时，其信道容量之和会大于C。&br&&br&上面这个设计显然是颠覆性的，也是非常出色的，再加上商业保密的需要，在他诞生之初所产生的一些理解上的偏差和误解也就不难理解了。&br&&br&以上回答其实不少是我的猜测，如果有问题，欢迎指出。
关于这位教授是谁的问题，已经给出了，当时其实不止一位教授提出了一定的不同观点（除了Bruce Lusignan， 还提到了Don Cox，也是stanford无线领域的讲席教授）。而且我觉得，他们当时说话的原因是因为高通并没有完全披露什么是CDM…
来自子话题：
说x86和ARM处理器“实际执行效果差不多”其实有所不妥。楼主也说了比较的几个设备主要是windows平板，ipad和智能手机。这些平台上的程序都是移动环境下的应用，大多逻辑简单功能单一，没什么“计算”可言。ARM处理器本身定位于嵌入式平台，应付轻量级、目的单一明确的程序，现在应用在移动设备上正是得心应手。x86定位于桌面和服务器，这些平台上很多应用是计算密集型的，比如多媒体编辑、科研计算、模拟等等。因此将x86和ARM在移动环境下做对比得出“差不多”是不好的。&br&&br&由于定位的不同，ARM处理器基于精简指令集(RISC)架构。指令集数量少就可以简化硬件逻辑的设计，减少晶体管数量，也就意味着低功耗。而且由于移动平台应用通常简单，程序的控制流不复杂，执行效率没有必要很高，所以流水线、分支预测等硬件逻辑都比较简单。这些都降低了晶体管总量。同时因为移动设备有电池的能源限制，ARM的电源管理是作为重要部分特别设计了的。比如移动设备的处理器在待机时通常只以极低的主频在运行，甚至可以暂时关闭闲置的核心、协处理器来降低功耗。&br&&br&x86就截然不同。x86是复杂指令集(CISC)架构，存在很多机器指令，只为了高效地完成一项专门任务（比如MMX, SSE中的指令）。这就使得硬件的逻辑很复杂，晶体管数量庞大。为了高效地进行运算，x86架构有较长的流水线以达到指令级并行(ILP)。长流水线带来的一个弊端，就是当遇到分支时，如果预载入分支指令不是未来真实的分支，那么要清空整个流水，代价较高。所以x86为此还必须有复杂的分支预测机构，确保流水线的效率。再加上多级cache，支持超线程、虚拟化等等，x86的复杂度其实相当高。&br&&br&我工作单位的同事基本上都是开发科研计算或者模拟程序的，比如流体力学工具包，蛋白结构模拟之类的。这些软件一启动就是毫无意外地核心满载，通常都是放到带GPU加速的超算上运行。这些计算要是放到ipad上，怕是把ipad算爆了也得不到什么结果。。。
说x86和ARM处理器“实际执行效果差不多”其实有所不妥。楼主也说了比较的几个设备主要是windows平板，ipad和智能手机。这些平台上的程序都是移动环境下的应用，大多逻辑简单功能单一，没什么“计算”可言。ARM处理器本身定位于嵌入式平台，应付轻量级、目的…
来自子话题：
泼点冷水，我觉得可能会有进步，但不会有很大突破，而且我认为，使用曲面传感器能将不换镜头相机的体积减小，但减小的幅度有限。&br&&br&初阶的相差有五种，球差、慧差、场曲、像散、畸变，曲面CMOS能较好解决的问题有两点，第一是大通光孔径下边角因为远离光轴所带来的失光，就是暗角的问题，以前这个问题要依靠缩小光圈和后期处理来解决。&br&第二是场曲和畸变问题，有些镜头，比如微距镜头，要求像场非常平坦，场曲和畸变基本上目前所有的单反相机都带有机内矫正，使用曲面CMOS可以减少镜组中用于修正各种误差的镜片的数量，此外，还能带来边缘部分图像质量的提高。&br&早期无法数码后期，没有CAD的可以简化设计和修正的时候，部分早期徕卡相机的底片就不是完全平整的，配合当时的Elmar镜头就能达到比较平坦的像场，但是相机之间的个体差异很大。&br&第三是镜头的设计会比较简单，现在镜头的结构都是在传统的结构之上发展而来，加入一些镜片对原设计进行修正得到，如果使用曲面传感器，对于定焦镜头的场曲和畸变会有比较好的修正。&br&&br&下图是尼康设计的光刻机镜组的一个示意图，可以看一下为了修正各种问题需要付出的代价：&br&&img src=&/87ecd6154a_b.jpg& data-rawwidth=&499& data-rawheight=&306& class=&origin_image zh-lightbox-thumb& width=&499& data-original=&/87ecd6154a_r.jpg&&&br&&br&镜组的光学设计，经过一个世纪多的发展，很多方面已经发展到比较完善的地步了，只是因为成本和材料的问题没有推广，如果索尼在自己的可换镜头相机上这种传感器，基本来说目前的所有A卡口和E卡口都不能继续使用，因为焦平面变了，这笔代价太大。&br&其次，在镜头的体积方面，如果卡口的法兰距和直径可以确定，那么镜头的体积主要和一下几个主要因素有关：&br&&ul&&li&镜头需覆盖的像场大小&/li&&li&镜头的结构(Tesser/Planar/Distagon等，及其改进型)&/li&&li&镜头的焦距和通光孔径&/li&&/ul&当然使用的光学镜片的性能也会略有影响。&br&&img src=&/e8a7007caa44ab3b4230aa_b.jpg& data-rawwidth=&383& data-rawheight=&181& class=&content_image& width=&383&&比如这类望远结构的镜头，因为本身参数的要求，即使使用曲面传感器，体积也不会有很大变化，就算天顶星人来设计，这种结构和参数的镜头体积也不大可能小。&br&&br&另一种情况如下图：&br&&img src=&/decd0ed7ea8cab93cfcfecc_b.jpg& data-rawwidth=&300& data-rawheight=&300& class=&content_image& width=&300&&这是一个四片三组的Tesser结构，最为简单的天塞结构之一。&br&&img src=&/df5fb_b.jpg& data-rawwidth=&559& data-rawheight=&477& class=&origin_image zh-lightbox-thumb& width=&559& data-original=&/df5fb_r.jpg&&&br&这个是修改之后的Tesser结构，五片四组，多出来的那组是用来降低色散。&br&&br&以下是三支结构略有区别的镜头，第一支因为RF镜头所以体积比较小：&br&&br&&br&&img src=&/8bfceccf0c61_b.jpg& data-rawwidth=&300& data-rawheight=&300& class=&content_image& width=&300&&&img src=&/f2a40dc9c6caaa5d352ad7_b.jpg& data-rawwidth=&345& data-rawheight=&300& class=&content_image& width=&345&&&br&&img src=&/eb8d72c6d554ad749b756d_b.jpg& data-rawwidth=&300& data-rawheight=&313& class=&content_image& width=&300&&&br&实际上即使没有特殊设计和修正各种像场用的镜片，结构、焦距、最大通光口径一样或者接近的镜头体积不会有很大的区别。&br&&br&这样，在相机上，这种曲面cmos的最大优势在于，第一，针对定焦镜头，降低了镜头设计难度，可以降低设计成本和制造成本，如果针对变焦镜头，那么很难或者说基本不能保证在全部焦距上能有同样场曲和畸变修正，依然需要依靠机内矫正或者后期（&b&由于不同镜头的特性不同，一个定焦镜头必须对应一个特定曲率参数的曲面传感器&/b&），客观说，这个进步如果要付出更换镜头群的代价来说，太大。&br&第二点，也是比较重要的一点，在于便携设备的镜组设计，比如手机，目前绝大多数手机镜头结构都是广角复杂结构，这些结构本身边缘质量就较为一般，如果使用曲面传感器会有一定程度的提升，而且因为封装的缘故，如果减少镜组中镜片的数量，可以非常有效的降低CCM的体积，或者在相同的体积之下，可以使用体积更大的传感器。&br&&br&当然，有天能做出自适应镜头的曲面传感器，想必是极好的。
泼点冷水，我觉得可能会有进步，但不会有很大突破，而且我认为，使用曲面传感器能将不换镜头相机的体积减小，但减小的幅度有限。初阶的相差有五种，球差、慧差、场曲、像散、畸变，曲面CMOS能较好解决的问题有两点，第一是大通光孔径下边角因为远离光轴所带…
来自子话题：
给的链接让我有了一种看到民科的感觉。&br&&br&衡量CPU的性能，不仅仅是主频或者FLOPS/MIPS之类的数值，还包括cache大小等外部配置，甚至和指令结构都有关系，如果每次都是cache miss的话，执行速度再快，流水线再长，也没有用。所以单纯衡量单核性能意义并不大。苹果的A7貌似没有三级缓存（有误，有4M的L3，但跟普通的L3不太一样），I7 4770K的L3 cache是8M，这个怎么比？&br&&br&单纯比较单核同频性能，就像物理学里那个笑话：研究真空状态下的球形鸡，没有实际意义。再说手机的CPU敢跑到3GHz的主频吗？电池能带的起来吗？发热量能承受吗？而且频率是说提高就提高的吗？intel的人脑子被驴踢了吗？把能跑到3G的CPU降频到1G去跑？&br&&br&所以，感觉就像看到一个民科。&br&&br&我说完了。&br&&br&补充一下，有人觉得我不讲道理。那我就讲讲道理，要真要比MIPS（每秒指令数）就算讲道理了？就公平了？举个很实际的例子：ARM是精简指令集那么32位环境下LDR一个32位立即数就需要2条甚至3条指令完成（不明白为啥？自己拿gcc交叉编译一下），占用12字节的缓存，x86呢，只需要一个指令，6个字节，你能说同样的指令数下ARM就更快了？SandyBridge以后的架构，x86的mov也只需要一个周期，跟ARM是一样的。如果是做加法，也是一样的，你给两个32位立即数做加法，ARM的汇编必然要把32位立即数拆分，如果是全在寄存器里操作，你看看是谁快？所以比较每秒指令数也没有意义。而且要是每次都是long jmp呢？&br&&br&要搞死x86，也很简单啊，每次跳转的时候都不按cache行对齐，x86性能下降的非常快，有人甚至遇到过加法比乘法还慢的情况，在知乎上就有。各个厂商都明白自己的CPU强在哪里，弱在哪里，所以这根本就没有公平比较的说法。&br&&br&理论是理论，教科书式的东西没有必要拿到实际中去比较，厂商们是要卖产品的，不单纯是为了做科研。一个东西好不好用，那是用户说的算的。没有谁拿到CPU以后天天跑加法，天天做跳转测试，用户买CPU都是用来跑实际软件的。至于I7/I5降频以后跟A9比，到底怎么样，这里其它的回答已经说的很多了，有人做过实验了。&br&&br&-----------------关于ARM的立即数赋值-----------------&br&&br&ARM的LDR留给立即数的只有12bit，最大只能表示4096，如果立即数可以展开成某种计算（比如分成两次，或者用or and 移位等），那么会展开成1条赋值+1条计算指令（据说也有两条的，但我没见过，来源不详，与编译器有关）。如果立即数太复杂，LDR实际上是把立即数存在某个地址上（通常离LDR不太远的地方），通过载入这个地址上的立即数完成赋值，所以如果立即数较长或者较复杂，ARM的效率会降低。当然x86也不一定高到哪去，要看实际应用场景，因为毕竟ARM没有cache行不对齐的情况。
给的链接让我有了一种看到民科的感觉。衡量CPU的性能，不仅仅是主频或者FLOPS/MIPS之类的数值，还包括cache大小等外部配置，甚至和指令结构都有关系，如果每次都是cache miss的话，执行速度再快，流水线再长，也没有用。所以单纯衡量单核性能意义并不大。苹…
来自子话题：
是时候祭出这张图了&br&&br&&br&&img src=&/b729dbeb2dad8_b.jpg& data-rawheight=&600& data-rawwidth=&600& class=&origin_image zh-lightbox-thumb& width=&600& data-original=&/b729dbeb2dad8_r.jpg&&
是时候祭出这张图了
目前是样子的&br&AMD&br&&strong&HD+第几代+市场定位+更细的定位+0&/strong&&br&比如HD6550就是 AMD第六代产品&br&&strong&1，2，3&/strong&指的是中低端&br&&strong&5，6，7&/strong&是中端8中上端（发烧入门）&br&&strong&9&/strong&基本就是发烧级了 &br&第三位指的更细的市场划分&br&第四位的0没啥意义 占位的&br&NVIDIA&br&&strong>+第几代+市场定位+0&/strong&&br&现在N卡玩养眼 有时后面有个TI&br&有TI 的频率比不带 TI的高30&strong&%&/strong& &br&流处理器多几十个 &br&RPOS和位宽其它的都差不多 &br&实际性能领先不带TI的&strong&20%左右&/strong&&br&&br&一般家用A卡HD*650的就足够了 N卡GT*40也就足够了（上网+影音+学习+网游）&br&玩游戏的话那当然越高越好啦 A卡怎么着也得HD*850以上 N卡GT*60 以上（游戏+游戏+游戏）&br&&br&如果还不太懂的话，教你一招 挑显卡到大型专业网站 看排行榜 一般前几名 且都是一线大厂的产品都是不错的 家用600元左右的显卡就够了 经济游戏型的1000元左右的（性价比产品） 发烧型的3000元的显卡都不为过 （毕竟都发烧了嘛）&br&&br&
目前是样子的AMDHD+第几代+市场定位+更细的定位+0比如HD6550就是 AMD第六代产品1，2，3指的是中低端5，6，7是中端8中上端（发烧入门）9基本就是发烧级了 第三位指的更细的市场划分第四位的0没啥意义 占位的NVIDIAGT+第几代+市场定位+0现在N卡玩养眼 有时后…
来自子话题：
谢邀&br&同意&a class=&member_mention& data-editable=&true& data-title=&@阏男秀& data-hash=&8d9fb9a5ce8d4e9f275e& href=&///people/8d9fb9a5ce8d4e9f275e& data-tip=&p$b$8d9fb9a5ce8d4e9f275e&&@阏男秀&/a&说的，做电子、嵌入式研发，是看重经验的。在招聘网站上搜搜ARM、嵌入式之类的字眼就能发现招聘多数要求有研发经验。但学历，却没要求多高，大部分是大专或本科。&br&&br&学历或许会是你进好企业（如研究所什么的都要硕士及以上），但考研不一定就能让你深入研究。那要看你读研跟的老板是什么样的人。我毕业于一个二本学校，因为拿过设计比赛奖而得到学校推研的机会。但推的不是我希望跟的老板，所以放弃。其实读研两三年其实就是在实验室给老板打工（所以导师才被成为老板），老板有项目你帮着做，在实战中获得研发经验。&br&我之后工作的单位和一个211大学的老师合作搞项目，所以我就被外派在大学实验室里工作。在那里印证了我之前放弃推研的想法：有个研究生，跟了院长。但这个院长一心搞行政，他整天没项目可做，天天在宿舍DOTA，最后毕业除了捞个毕业证，技术一点没进步（有次跟我说，他写C最喜欢大量使用goto语句了……）。毕业论文我看了，拿来做本科毕业论文深度都不够。但人家就是毕业了，然后院长推荐留校了。&br&&br&所以，如果想从事这个行当而考研，最好找个有项目干的老板。但说实话，做自动化、电子行业的读到硕士研究生就够了，硕士毕业且在校期间做过项目或得过什么挑战杯奖那是最perfect，是最惹HR眼球的。读博的话，你要出来反而就业面窄了。博士论文讲求的深度，硕士论文是无法比拟的，而工科又恰恰不像理科那样容易做深度研究。读到博士，那基本上不是做嵌入式了，而是做控制理论什么的算法了。&br&&br&嵌入式研发没这么简单。嵌入式、电子设计不是没什么研究，而是现代自动化、电子工程领域发展越来越集成智能化了。八十年代学自动化毕业的人能对照《无线电》杂志的电路图自己焊个电视机出来。现在发展到电路都几乎被集成到芯片了。所以给人感觉做嵌入式就是跟计算机一样写点程序就完事。&br&&br&但不管是软件的裸奔或上linux的调试，还是硬件的模数电路调试，设计看起来好像没什么，但等到设计出来调试的时候。要想调试出能用的产品，能够你忙了。不说&a class=&member_mention& data-hash=&a2e12c397a4a13eae444b616d78b6e8d& href=&///people/a2e12c397a4a13eae444b616d78b6e8d& data-tip=&p$b$a2e12c397a4a13eae444b616d78b6e8d&&@汤德息&/a&提到的那些linux上莫名其妙的bug，单单bootloader or 底层驱动程序就够忙好几个月（虽然一般都有BSP，但有些规范化流程是要求研发团队自己写）。&br&如果你想做算法，有的是算法让你做，PID玩好了还有神经网络算法、鲁棒控制。嵌入式的算法基本是自控原理的。还有数字信号处理、信号噪声、傅里叶变换、小波分析神马的够你玩好几年了。（可以在招聘网站搜“DSP算法”，但这一般是招聘硕士研究生，因为本科生的《信号系统》普遍学得较浅）&br&或者来做嵌入式硬件设计把。现在工控类的产品多数还是专一的设备，不同场合的硬件设备都不同。都要重新研发设计硬件电路。有什么可做的呢？高速电路的信号完整性分析好玩不？阻抗匹配、EMC整改，绝对是每设计一个电路就是一个新思维。调CAN、TCP甚至485通信都能让你天天加班纠结半年。&br&还有，估计你没学到或是没深入学的的FPGA……&br&所以，嵌入式的世界，大着呢。
谢邀同意说的，做电子、嵌入式研发，是看重经验的。在招聘网站上搜搜ARM、嵌入式之类的字眼就能发现招聘多数要求有研发经验。但学历，却没要求多高，大部分是大专或本科。学历或许会是你进好企业（如研究所什么的都要硕士及以上），但考研不一定就能…
来自子话题：
&blockquote&当年我也有这样的疑惑。&/blockquote&我曾经一度认为Intel和Windows一定会很快地死亡，&br&就像绿叶已经抵抗不住寒冬的悄然临近。&br&有两年我对他们的技术非常地鄙视，根本连学都不想学。&br&ARM在我上学那时正悄悄兴起，加上开源Linux的普及，真是人间春色满园开呀。&br&ARM，Linux，这就是我要奋战的地方，感觉我都要高兴地疯掉了。&br&但是核心的东西我真的啃不动，ARM体系结构，我啃不动，Linux内核我也啃不动。&br&就像啃生肉一样，嚼一口，咬不动，吐出来；再嚼一口，咬不动，又吐出来。&br&&blockquote&我是一个天生自信的人，下定决心要把计算机搞个明白。&/blockquote&我大学四年几乎很少去听课，基本上都是在实验室度过，偶尔去去图书馆。&br&买开发板，点流水灯，搭建嵌入式开发环境，不亦乐乎。&br&然而我却对内核不懂，只是抄着别人的例子改。&br&然而我却对体系结构不懂，只是照着datasheet理解管脚。&br&每天都在学习新的term，每天都被各种抽象缠绕。&br&呜呼哀哉，这都是些什么鬼？&br&&br&&blockquote&于是我以递归的方式来看书，只要看到我不懂的就查下去。&/blockquote&&ul&&li&从应用程序到操作系统&/li&&li&从操作系统到个人PC&/li&&li&从个人PC到电脑主板&/li&&li&从电脑主板到CPU&/li&&li&从CPU到体系结构&br&&/li&&li&从体系结构到指令集，&br&&/li&&li&从指令集到微架构，&/li&&li&从微架构到微指令&br&&/li&&li&从微指令到逻辑电路&/li&&li&从逻辑电路到晶体管&/li&&li&从晶体管到PN结,JFET,MOSFET,FinFET,MIGFET等&/li&&li&从xFET到半导体工艺&/li&&li&从半导体工艺到半导体物理&/li&&li&从半导体物理到电子排列&/li&&li&从电子排列到原子物理&/li&&li&从原子物理到原子核&/li&&li&从原子核到夸克&/li&&li&从夸克到粒子基本模型&/li&&li&从粒子基本模型到基本自然力&/li&&/ul&现在我供职于一家做CPU的公司，每天要参考大量的文献。&br&当我看到i386的spec的时候，我惊呼，我们的课本怎么跟spec这么像！&br&哦，似乎猜到了，教授们应该是从这里搬的砖！&br&如果你想把一个东西做明白，你得知道这个东西从开始到现在，&br&最起码知道大概的技术迭代过程，这时心态会大有不同。&br&现在回答问题：&br&&blockquote&即使你现在学的是最新的东西，等你毕业可能也不新了。&br&即使让你学世界上最上乘的武功，你发现自己的骨骼并不惊奇。&br&即使一开始就让你学ARM，终有一天你还会回到计算机开始的地方反刍。&/blockquote&&br&下边有首小诗送给你&br&&blockquote&&b&致一开始你就要放弃的8086&/b&&br&&b&
--佚名&/b&&br&有些爱情不是就坐在哪里等你，&br&需要你出去体验不同的风景，&br&然后发现同行的旅伴，&br&你是我生命的唯一。&br&&br&有些基本的东西不是就在哪里等着你，&br&需要你自己去比较不同的设计，&br&然后把基本的东西提炼出来，&br&内化为骨骼的惊奇。&/blockquote&卧槽，写的我红光满面。&br&&br&&blockquote&”8086受制于当时的设计，在底层部分有许多限制，反而很不方便。“&/blockquote&在我还是笨鸟的时候，这样的话我是不敢讲的，因为我连Spec都没看过，&br&我更加没看过8086的工业设计，我几乎都没用过8086，我几乎也不知道&br&ARM的工艺设计是什么样的，很多我都不知道，我不敢否定8086。&br&&br&&blockquote&”因为ARM架构更先进用途更广。“&/blockquote&这话我就更加不敢说了，你把x86放在哪里了。&br&每家公司做的方向不同，各自的技术也是不同的。&br&在嵌入式方面，ARM确实展现了它的实力。&br&但是在PC方面，Intel依旧难以撼动地位。&br&&br&&blockquote&这两种说法哪种对于初学者来说更科学呢？&/blockquote&我认为初学者应该打好扎实的基础，在这个想法的基础上，&br&如果你还做计算机的话，我建议题主还是把8086学了，这一课你早晚要补。&br&&blockquote&国内外其他学校的相关课程是怎么安排的？&/blockquote&真心的，我找了不只4年，我真心没有发现国外有哪门课叫微机原理。&br&如果有人看到，给我发链接，感激不尽。&br&倒是有一门课叫csapp的课程与这个微机原理很像。&br&微机原理估计是国人的产品，中国特色嘛，也容易理解。&br&&br&强烈建议题主看我的另外一篇回答。&br&&a href=&/question//answer/?group_id=089792& class=&internal&&程序员向底层探索是不是到计算机体系结构就差不多了？ - 知乎用户的回答&/a&
当年我也有这样的疑惑。我曾经一度认为Intel和Windows一定会很快地死亡，就像绿叶已经抵抗不住寒冬的悄然临近。有两年我对他们的技术非常地鄙视，根本连学都不想学。ARM在我上学那时正悄悄兴起，加上开源Linux的普及，真是人间春色满园开呀。ARM，Linux，这…
来自子话题：
谢邀,年前在单位的橱柜里翻出了这本略带有历史的书，打开了书的扉页...接着我就默默地把书合上了...&br&&img src=&/d913c73c4a99e80bca10c0_b.jpg& data-rawwidth=&2448& data-rawheight=&2448& class=&origin_image zh-lightbox-thumb& width=&2448& data-original=&/d913c73c4a99e80bca10c0_r.jpg&&
谢邀,年前在单位的橱柜里翻出了这本略带有历史的书，打开了书的扉页...接着我就默默地把书合上了...
大多数领域的创新都有&b&理论创新&/b&与&b&应用创新&/b&两大方向，半导体也不例外。你说的摩尔定律主要是理论研究的领域。（&i&应删除：目前已经产业化的芯片的制程工艺是22nm，理论上大致在制程工艺低于8nm之后将会受制于量子效应从而导致摩尔定律失效。&/i&）&br&&br&但是半导体产业除了在尺寸上进一步突破外，还可以从应用创新上来发掘增长点，比如目前火热的可穿戴电子产品、严苛条件下（潮湿、盐雾、高压、大功率等）工作的电子产品、人体可植入芯片、微纳机械系统（MEMS/NMES）等。&br&&br&另外，目前新材料的研究也在持续推进，比如开发以SiC、GaN等宽禁带为特征的第三代半导体材料（第一代半导体材料主要指Si、Ge等元素半导体材料，第二代半导体材料主要指GaAs为代表的窄禁带化合物半导体材料）。当然，开发第三代半导体材料并不是理论突破，主要是因为其宽禁带特征带来的诸多性能优势如高热导率、高抗辐射能力等，这些都是高温工作的半导体器件所亟需的。因此，新材料的开发，主要还是属于应用创新。&br&&br&当然，从行业发展角度来说，也许在2020年以后，这个行业的制程尺寸可能会达到一个平缓进步的状态，到时候如依旧无突破性的理论创新，半导体行业也许就会如今日的汽车行业一样，进入成熟发展阶段。&br&&br&（备注：关于第一、二、三代半导体的划分，仅供参考。）&br&======================================================================&br&&b& 重要修改1：&/b&&br&&b& 首先谢谢&a data-hash=&bc9fb53c71bd& href=&///people/bc9fb53c71bd& class=&member_mention& data-editable=&true& data-title=&@吴恒& data-tip=&p$b$bc9fb53c71bd&&@吴恒&/a&，&/b&你的观点其实早已看到，一直没有进行答案修改，主要是个人专业知识所限，另外也因为我关于第一、二、三代半导体材料分类是看过多篇文献后才采用的，所以一直拖宕至今。&br&&br&Si, GaAs, GaN的禁带宽度分别为1.1ev, 1.4ev和3.4ev。对于宽禁带，一般指禁带宽度 & 3.0ev [1]。对于窄禁带，一般禁带宽度小于Si可以称为窄禁带。而GaAs的是否成为窄禁带材料，根据情况而定，T. C. McGill等人早年给出的这么个图，可以看出GaAs在他们的视角属于relavent narrow bandgap semiconductor material [2]。说这么多，其实是想说宽窄禁带并无十分明确的定义，视具体情况而定。&br&&br&关于摩尔定律，各种概念，我就不赘述，直接引用wiki中文版&a href=&http://zh.wikipedia.org/wiki/%E6%91%A9%E5%B0%94%E5%AE%9A%E5%BE%8B& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&摩尔定律&i class=&icon-external&&&/i&&/a&：&br&&blockquote&摩尔定律的定义归纳起来，主要有以下三种版本： &br&&ol&&li&集成电路芯片上所集成的电路的数目，每隔18个月就翻一倍。&/li&&li&微处理器的性能每隔18个月提高一倍，或价格下降一半。 &/li&&li&用一个美元所能买到的电脑性能，每隔18个月翻两倍。&/li&&/ol&&/blockquote&有兴趣的可以看看wiki英文版，介绍更丰富多彩，资料也更新颖&a href=&http://en.wikipedia.org/wiki/Moore%27s_law& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Moore's law&i class=&icon-external&&&/i&&/a&。&br&&br&以上修改作为参考。&br&&br&&b&&u&写这个回答，我想说的是摩尔定律迟早要失效，短则5年，多则10年。想说明的是半导体产业的进步，不仅仅是依靠工艺尺寸的进步，新材料的开发与应用领域的创新，也是极为重要的。&/u&&/b&&br&&br&&br&参考文献：&br&[1]. Shen, Shyh-Chiang, &Wide-bandgap device research and development at SRL&, &i&Georgia Institute of Technology Semiconductor Research Laboratory&/i&, retrieved &br&[2]. McGill, T. C., and D. A. Collins. &Prospects for the future of narrow bandgap materials.& &i&Semiconductor Science and Technology&/i& 8.1S (1993): S1
大多数领域的创新都有理论创新与应用创新两大方向，半导体也不例外。你说的摩尔定律主要是理论研究的领域。（应删除：目前已经产业化的芯片的制程工艺是22nm，理论上大致在制程工艺低于8nm之后将会受制于量子效应从而导致摩尔定律失效。）但是半导体产业除…
来自子话题：
&blockquote&&ol&&li&&b&没事儿别瞎逛国内的科技瞎逼逼网站，摸摸电脑就敢写文章的菜逼你也信？&/b&&/li&&li&&b&移动平台中端X86吊打高端ARM绝逼是真理。&/b&&/li&&/ol&&/blockquote&&br&&br&&br&为毛都点感谢，不点赞？&br&&br&---------------------------------
没事儿别瞎逛国内的科技瞎逼逼网站，摸摸电脑就敢写文章的菜逼你也信？移动平台中端X86吊打高端ARM绝逼是真理。为毛都点感谢，不点赞？---------------------------------
来自子话题：
问题是我提的，提完问题后我发现了问题所在，于是自问自答了。&br&&b&答案是：iPhone5不支持LTE-TDD和TD-SCDMA&/b&。&br&&ul&&li&MDM9615的确通吃所有网络，MDM9615M被阉割的可能性不大。&br&&/li&&li&但是光有MDM9615是不够的， MDM9615M只是一个modem，还需要配套的RF Transceiver、PA、Filter、天线等组件才能实现通话功能。&br&&/li&&/ul&&b&iPhone5不支持LTE-TDD和TD-SCDMA的根本原因在于它的RF Transceiver不够强大。&/b&&br&&ul&&li&iPhone5的RF Transceiver是老型号&b&高通RTR8600，支持GSM / CDMA / WCDMA / LTE RxD Transceiver + GPS，不支持TD-SCDMA和LTE-TDD的频段。&/b&&/li&&li&&b&高通WTR1605才支持TD-SCDMA和LTE-TDD&/b&，按照高通的规划，MDM9615应该是和WTR1605搭配的，但是iPhone5没有这样做。（参考资料： &a href=&/media/releases//qualcomm-introduces-28nm-mass-market-ltedc-hspa-chipsets-mobile-broadband-& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&/media/rele&/span&&span class=&invisible&&ases//qualcomm-introduces-28nm-mass-market-ltedc-hspa-chipsets-mobile-broadband-&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& ）&/li&&/ul&&blockquote&&blockquote&WTR1605 will be Qualcomm’s &i&first Radio Transceiver&/i& in Wafer Level Package and will be a highly integrated radio transceiver with multi-mode (LTE FDD, &i<E TDD&/i&, CDMA, WCDMA, &i&TD-SCDMA&/i&, GSM) and multi-band support. &/blockquote&&/blockquote&我们看看高通给出的介绍图：（&a href=&.hk/url?sa=t&rct=j&q=rtr8600+qualcomm&source=web&cd=1&cad=rja&ved=0CCgQFjAA&url=http%3A%2F%%2Fmedia%2Fdocuments%2Ffiles%2Fumts-900-1800-benefits-presentation.pdf&ei=7LFjUJCdEPChiAezj4HgCA&usg=AFQjCNEbGql36WsYDOzBZMSRTC4oKxUk8A& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&.hk/url?&/span&&span class=&invisible&&sa=t&rct=j&q=rtr8600+qualcomm&source=web&cd=1&cad=rja&ved=0CCgQFjAA&url=http%3A%2F%%2Fmedia%2Fdocuments%2Ffiles%2Fumts-900-1800-benefits-presentation.pdf&ei=7LFjUJCdEPChiAezj4HgCA&usg=AFQjCNEbGql36WsYDOzBZMSRTC4oKxUk8A&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&）&img src=&/f8f7cf5a773acc9b353d140e1ea4d79b_b.jpg& data-rawwidth=&1016& data-rawheight=&752& class=&origin_image zh-lightbox-thumb& width=&1016& data-original=&/f8f7cf5a773acc9b353d140e1ea4d79b_r.jpg&&从上图可以看到RTR8600支持&b&5个频段的LTE&/b& + 4个频段EDGE + 5个频段 UMTS。现在我们可以得到以下2个结论：&ol&&li&iPhone5不支持TD-SCDMA，中国移动用户不用YY了。&b&除非iPhone5改用高通新款射频收发模块WTR1605，改用新的PA、改天线等，这时可能不叫iPhone5了。&/b&&/li&&li&&b&A1428和A1429两个型号的硬件不一样。&/b&受5个LTE Bands的限制，iPhone5无法兼容所有LTE频段，所以做了2个版本，这两个版本覆盖的LTE频段不重叠。为了顾及营运商的利益，又将A1429 (CDMA)阉割，推出A1429 (GSM)。 这个结论可能争议很大，有兴趣可以看看AnandTech的分析，我的观点和他一致。( &a href=&/show/6295/why-the-iphone-5-lacks-simultaneous-voice-and-lte-or-evdo-svlte-svdo-support-& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&/show/6295&/span&&span class=&invisible&&/why-the-iphone-5-lacks-simultaneous-voice-and-lte-or-evdo-svlte-svdo-support-&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a& )&/li&&/ol&最后附上LTE-TDD的介绍:&a href=&/question/& class=&internal&&&span class=&invisible&&http://www.&/span&&span class=&visible&&/question/1972&/span&&span class=&invisible&&9684&/span&&span class=&ellipsis&&&/span&&/a&。移动的TD-LTE是文字游戏，改个名字冠上民族的色彩唬人。&br&ps. 随着认识的深入，我对答案做了一些修改。我之前认为三个版本的iPhone5硬件清单一样，后来觉得这是不对的。
问题是我提的，提完问题后我发现了问题所在，于是自问自答了。答案是：iPhone5不支持LTE-TDD和TD-SCDMA。MDM9615的确通吃所有网络，MDM9615M被阉割的可能性不大。但是光有MDM9615是不够的， MDM9615M只是一个modem，还需要配套的RF Transceiver、PA、Filter…
芯片设计方面有一个研究方向：NoC （&b&Network on Chip&/b&）片上网络。&br&&br&从字面上看，NoC有些相对于SoC（System on Chip）这个大概念，不过也正是由于SoC的发展演进，自然地衍生出了片上网络这个研究方向。用以解决一颗芯片（&b&on &/b&&b&Chip&/b&）上不同核（core）之间的通讯互联（&b&Network&/b&）的相关问题。&br&本科的学校是国内最早开始有关于NoC研究的学术单位之一，所以时常有所耳闻，后来因为感兴趣也关注了一些资料。&br&&br&&ul&&li&最最简单的理解方式：“不同的核（相当于一个网吧里的N台电脑）之间不再用繁杂的总线（可以想象成好多好多根网线）直接连接通信，而是在其之间用某种技术（比如题主问的“什么算法”，可以看做一个黑盒，相当于路由器）来整理这些连接，进行更好的核间通信。” &br&&/li&&li&NoC的设计方法论从某种程度上也可以类比于路由器的原理。&br&&/li&&/ul&&img src=&/b01f1fcf3e2c42b5a13f2c_b.jpg& data-rawwidth=&770& data-rawheight=&417& class=&origin_image zh-lightbox-thumb& width=&770& data-original=&/b01f1fcf3e2c42b5a13f2c_r.jpg&&上图来自Teklatech公司制作的介绍由欧盟主导的&br&The NaNoC (Nanoscale Silicon-Aware
Network-on-Chip Design Platform)项目的视频 &a href=&/our-clients/teklatech/floordirector-videos/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&FloorDirector Videos&i class=&icon-external&&&/i&&/a&&br&图中大的盒子代表每个core，之间那些小的块块就是NoC block，绿色的点就是Data的传输。&br&&p&因为可能有的知友上不了youtube，我从油管搬到了优酷上。&/p&&a class=&video-box& href=&/v_show/id_XODg4ODMzNzk2.html& target=&_blank&&
&img class=&thumbnail& src=&/4D6AC47BA7DD5-AC2B-B7B7-BA4C5D017310&&&div class=&content&&
&div class=&title&&NaNoC&span class=&z-ico-extern-gray&&&/span&&span class=&z-ico-extern-blue&&&/span&&/div&
&div class=&url&&&span class=&z-ico-video&&&/span&/v_show/id_XODg4ODMzNzk2.html&/div&
&/a&&br&现如今“多核”的概念在厂商长久的宣（xi）传（nao）攻势下已经被大众所熟知，那在一颗芯片内不同核（不仅是大家熟悉的多颗CPU，还有各种功能的模数电路模块）之间的互连通信就成为随之而来的一个重要问题。&br&如果单独的CPU与其他模组之间或是两个单独的CPU之间需要通讯，简单的办法是单独建立一个总线。但是如果有数十个CPU需要相互连接通信呢？&br&因为总线不支持一对以上用户的同时通讯，如果仍然用点到点之间的连接方式，总线的数量会随着单核的个数呈指数倍的增长，而且布局布线也会成为问题。这就好比在早些年您家只有一台电脑的时候，您想上网的话只需要把网线直接插到附近的网口就行。但如果今天您开了一家大公司，需要设置好N台办公电脑正常上网，这时就会很自然的买来几个路由器，建立一个网络的拓扑结构。&br&&blockquote&所以从PC单机到局域网的发展历史显示着集成电路从SoC向NoC发展的必然性。&/blockquote&&p&当然如同无线路由的普及，随着NoC技术的发展，也开始有Wireless Network-on-Chip（相当于无线路由器）的研究。
e.g. &a href=&http://drexel.edu/now/archive/2012/August/Wireless-Network-on-Chip/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Wireless Network-on-Chip&i class=&icon-external&&&/i&&/a&&/p&&br&&p&NoC技术主要&b&需要解决的问题&/b&是：&/p&&ol&&li&&b&互连线延迟问题。&/b&当前技术下VLSI中的互连线相对较长（特别是全局互连线），布线密度也有关系。相应的核间通信延迟也会较长。&br&&/li&&li&&b&系统全局同步问题。&/b&因为不同的互联线长短等问题引起的skew，会影响多核间的同步。就好像在战场上，指挥部同时给分布在周围的路程不同的几个部队下达攻击命令，但如果只能用
通信兵去传令的话，不同的通信兵转达到命令的时间会不同，各个部队没能做到同时进攻可能会
产生大问题。这在芯片中也是一样的道理。&/li&&li&&b&MPSoC（Multicore and multiprocessor SoC）的通信需求问题。&/b&就像现在人们对网速的要求越
来越高，路由器的带宽也买的越来越大。功能越来越强大的单颗core对外通信的各种要求也越来
越高。&br&&/li&&li&&b&功耗问题。&/b&即使在工作性能上NoC可以无尽拓展，但它仍然受到功耗的限制，而且限制的非常严
苛。就好比即使今天京东上有卖一个每秒可以传10G的路由，但使用它的电费和开一台空调一样
多，这款路由销量应该就不会特别好吧。针对这一点异步逻辑（asynchronous）是一个解决方
法。&/li&&/ol&&br&&p&&b&拓扑结构&/b&&br&&/p&&p&由于系统需求不同，节点规模尺寸各异和节点所处位置的区别，NoC就相应的需要不同类型的拓扑结构。选几个例子：&/p&&img src=&/d207e6f69572eefa406dd_b.jpg& data-rawwidth=&548& data-rawheight=&666& class=&origin_image zh-lightbox-thumb& width=&548& data-original=&/d207e6f69572eefa406dd_r.jpg&&&p&如最常见的mesh拓扑方式。就像棋盘一般布置，每个交叉点上有一个处理器，连线就形成网络。这种拓扑方式最大的好处就是模块化。每个路由器都有5个连接，上下左右和所属的处理器（边沿的那些除外）。模块化对于硬件来说大大减少了设计复杂度，同时容易分层处理。不过这种拓扑方式的芯片中间的网络较容易出现拥塞，网络延迟较大，网络整体带宽增长速度和处理器增长速度的开方正比，在处理器数量大的情况下，平均带宽很小。&/p&Ref：&br&[1]刘有耀. 片上网络拓扑结构与通信方法研究. 西安电子科技大学博士论文. 2009&br&
[2]&a href=&/group/topic/3155828/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC的拓扑分类 Topology of NoC&i class=&icon-external&&&/i&&/a&&br&&br&&b&路由算法&/b&&br&&p&片上网络路由算法和并行计算中的路由算法非常相似。路由是确定一个消息从源节点到目的节点的机制。路由算法分成无关（Oblivious）路由和自适应（Adaptive）路由。无关路由又分成确定性路由和随机路由，自适应（Adaptive）路由也有伪自适应 XY路由、奇偶转弯模型、转向路由算法、DyXY路由等等的各种算法。由于性能、功耗和成本的限制，无论是哪类路由算法都应该有效地解决死锁、活锁和饥饿问题且硬件实现简单。&/p&&br&具体的拓扑结构、路由算法纷繁多样，每一种具体的算法都可以形成一篇或几篇论文，大概知道有NoC这个研究方向后，题主应该可以按图索骥，找到各种算法的文章。如果只想大致了解一下的话，比如百度文库里就有不少中文的论文可以看：&br&&a href=&/view/b71f2080bceb19e8b8f6baca.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC系统研究综述&i class=&icon-external&&&/i&&/a&&br&&a href=&/view/b6f9171128ca.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&片上网络路由算法综述&i class=&icon-external&&&/i&&/a&&br&如果是做学术研究或业界应用的话就要靠自己多加油啦~&br&&br&&p&NoC概念最早在2000年左右提出，国内如合肥工业大学等研究单位在2001年开始投入相关的研究。据我所知主要用 Verilog、system C 等语言来做这方面的研究，还有许多NoC的模仿器或模仿工具，在一些研究组的网页上可以找到。&/p&&br&有个专门的国际会议： IEEE International Symposium on Networks-on-Chip 从2007年到现在已经要办第9届了 &a href=&http://nocs2015.eecs.wsu.edu/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NOCS 2015&i class=&icon-external&&&/i&&/a&&br&放两个被引较高的综述类中文资料，感兴趣的知友可以细看：）&br&[1]高明伦; 杜高明, NoC：下一代集成电路主流设计技术. 微电子学. 2006/04, pp.461-466&br&&a href=&/view/65c02bdfdc21d.html?re=view& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&【论文】NoC：下一代集成电路主流设计技术&i class=&icon-external&&&/i&&/a&&br&[2]周干民, NoC基础研究. 合肥工业大学博士论文. 2005&br&&a href=&ki.net/lunwen-.nh.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC基础研究-手机知网&i class=&icon-external&&&/i&&/a&&br&&br&NoC也有不少业界的研究，如Intel公司在 ISSCC 2007上发表的 Polaris 80核处理器。&br&&img src=&/63b64a105cdec8bc24b1f5_b.jpg& data-rawwidth=&843& data-rawheight=&602& class=&origin_image zh-lightbox-thumb& width=&843& data-original=&/63b64a105cdec8bc24b1f5_r.jpg&&&img src=&/744a5e370db68d61a98cf_b.jpg& data-rawwidth=&980& data-rawheight=&719& class=&origin_image zh-lightbox-thumb& width=&980& data-original=&/744a5e370db68d61a98cf_r.jpg&&Ref: Vangal, S. et al., An 80-Tile 1.28TFLOPS Network-on-Chip in 65nm CMOS, in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, 2007, pp. 98–99.&br&&br&不过从目前来看NoC技术还没有发展成熟到必不可少的地步，毕竟真正的多核还应用不多，该技术本身也仍有不少问题，还有很大的进步空间。所以市场上的产品中使用真正意义上的NoC技术也不会很多。&br&&br&&p&如果有对NoC方向感兴趣想将来做相关研究的知友，我收集了一些资料和国内外的研究group供参考：&/p&&p&西安交大翻译的《网络化芯片》，可以去图书馆找来看看。&a href=&/%E7%BD%91%E7%BB%9C%E5%8C%96%E8%8A%AF%E7%89%87-%E8%A9%B9%E5%A5%87/dp/B0011F87BC& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&《网络化芯片》 詹奇, 等【摘要 书评 试读】图书&i class=&icon-external&&&/i&&/a&&/p&&p&豆瓣小组Network on Chip &a href=&/group/noc/?ref=sidebar& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Network on Chip小组&i class=&icon-external&&&/i&&/a&&/p&&p&Google小组：&a href=&http://groups.google.co.uk/group/noc_cn& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Google 网上论坛&i class=&icon-external&&&/i&&/a&&/p&&p&&a href=&http://www.cl.cam.ac.uk/~rdm34/onChipNetBib/browser.htm& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&On-Chip Networks Bibliography&i class=&icon-external&&&/i&&/a&&br&&/p&&br&&p&部分国内外研究团队
国外部分来源：&a href=&/group/topic/2837287/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&NoC相关的网站链接&i class=&icon-external&&&/i&&/a&&/p&&p&（其中特别提一下瑞典皇家工学院(KTH)，因为我大学的时候第一次了解NoC这个词好像就是从因学校的合作关系而来做报告的KTH研究人员。）&/p&&p&其实据小弟观察，IC Design发展到今天，有不少做数字集成电路设计的实验室或多或少都有开展NoC的研究，日常聊天都能听到周围的group在研究这个方向。&/p&&br&&p&*
Israel Institute of Technology (&b&Technion&/b&) : QNoC Project &u&&br&&a href=&http://www.ee.technion.ac.il/people/bolotin/QNoC/main.htm& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&ee.technion.ac.il/peopl&/span&&span class=&invisible&&e/bolotin/QNoC/main.htm&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&/u&&br&*
&b&Newcastle&/b& University : Alex Yakovlev &br&&a href=&http://www.async.org.uk/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Async.org.uk HomePage&i class=&icon-external&&&/i&&/a&&br&*
Royal Institute of Technology in Stockholm (&b&KTH&/b&) : Nostrum Project &br&&a href=&http://www.imit.kth.se/info/FOFU/Nostrum/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&imit.kth.se/info/FOFU/N&/span&&span class=&invisible&&ostrum/&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
&b&Stanford&/b& University : William J. Dally &br&&a href=&http://cva.stanford.edu/billd_webpage_new.html& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&William J. Dally's Home Page&i class=&icon-external&&&/i&&/a&&br&*
&b&Princeton&/b& University : Li-Shiuan Peh &br&&a href=&http://www.princeton.edu/~peh/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&princeton.edu/~peh/&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
University of &b&Cambridge&/b&, UK : Simon Moore &br&&a href=&http://www.cl.cam.ac.uk/~rdm34/onChipNetBib/noc.html& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&cl.cam.ac.uk/~rdm34/onC&/span&&span class=&invisible&&hipNetBib/noc.html&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
University of &b&Manchester&/b&, UK : Advanced Processor Technologies Group (CHAIN) &br&&a href=&http://intranet.cs.man.ac.uk/apt/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Research Groups: APT&i class=&icon-external&&&/i&&/a&&br&*
University of &b&Tampere&/b&, Finland : Jari Nurmi &br&&a href=&http://www.cs.tut.fi/~nurmi/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Jari Nurmi WWW Homepage&i class=&icon-external&&&/i&&/a&&br&*
Carnegie Mellon University(&b&CMU&/b&) : Radu Marculescu &br&&a href=&http://www.ece.cmu.edu/~sld/people/index.php& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&ece.cmu.edu/~sld/people&/span&&span class=&invisible&&/index.php&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
Technical University of Denmark : Jens Spars? &br&&a href=&http://www2.imm.dtu.dk/~jsp/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Home page of Jens Spars&i class=&icon-external&&&/i&&/a&&br&*
Universidad Politecnica de Valencia : Jose Duato Marín &br&&a href=&http://www.gap.upv.es/~jduato/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Duato, Jose&i class=&icon-external&&&/i&&/a&&br&*
University of Bologna, Italy : Davide Bertozzi &br&&a href=&http://www-micrel.deis.unibo.it/~tocho/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&www-micrel.deis.unibo.it&/span&&span class=&invisible&&/~tocho/&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&*
Informatica e Sistemistica : Luca Benini &br&&a href=&http://www-micrel.deis.unibo.it/~benini/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Home Page&i class=&icon-external&&&/i&&/a&&br&*
Ecole Polytechnique Fédérale de Lausanne : Giovanni De Micheli &br&&a href=&http://si2.epfl.ch/~demichel/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Giovanni De Micheli&i class=&icon-external&&&/i&&/a&&br&*
Pennsylvania State University&b&(PSU&/b&) : Vijaykrishnan Narayanan &br&&a href=&http://www.cse.psu.edu/~vijay/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Home&i class=&icon-external&&&/i&&/a&&br&*
&b&Stanford&/b& University : Srinivasan Murali &br&* LIP6
SPIN &br&&a href=&https://www.soclib.fr/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&https://www.&/span&&span class=&visible&&soclib.fr/&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&&br&&a href=&http://www.lip6.fr/en/recherche/team.php?id=920& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&??quipe : ALSOC&i class=&icon-external&&&/i&&/a&&br&*
Royal Institute of Technology : Axel Jantsch &br&&a href=&http://web.it.kth.se/~axel/& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&Axel Jantsch's Homepage&i class=&icon-external&&&/i&&/a&&br&*
Korea Advanced Institute of Science and Technology(&b&KAIST&/b&) : BONE (Basic On-chip
Network) &br&&a href=&http://ssl.kaist.ac.kr/~ocn/& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&ssl.kaist.ac.kr/~ocn/&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&&/p&&p&* 清华大学 : CPU&SoC技术研究中心 &a href=&http://cpu./& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&cpu./&/span&&span class=&invisible&&&/span&&i class=&icon-external&&&/i&&/a&
周祖成教授&/p&&p&* 香港科技 : Mobile Computing System Lab &a href=&http://www.ece.ust.hk/~eexu/index_files/Page371.htm& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://www.&/span&&span class=&visible&&ece.ust.hk/~eexu/index_&/span&&span class=&invisible&&files/Page371.htm&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&&br&&br&&/p&&p&合肥工业大学 : 微电子研究所：
高明伦教授、杜高明教授、欧阳一鸣教授
&a href=&http://dwxy./jgszxs.php?nid=295&id=844& class=& wrap external& target=&_blank& rel=&nofollow noreferrer&&教学与研究机构&i class=&icon-external&&&/i&&/a&&/p&&p&西安电子科技大学： 韩俊岗教授&br&电子科技大学：
彭启琮教授、李玉柏教授&/p&&p&哈尔滨工业大学： 毛志刚教授（现任上海交通大学微电子学院院长）、叶以正教授、喻明艳教授&/p&&p&浙江大学： 严晓浪教授（现任复旦大学微电子学院院长）&/p&&p&中国科学技术大学： 胡伟武教授&/p&&br&小弟现在做的研究已经不是这个方向，如有错误之处还望指正。更学术的话，我已经邀请了研究这个方向的学妹，不知她有没有空来回答。&br&&br&ps，复旦的曾璇教授也来知乎啦，真是太好了！~
芯片设计方面有一个研究方向：NoC （Network on Chip）片上网络。从字面上看，NoC有些相对于SoC（System on Chip）这个大概念，不过也正是由于SoC的发展演进，自然地衍生出了片上网络这个研究方向。用以解决一颗芯片（on Chip）上不同核（core）之间的通讯…
来自子话题：
更新：&br&实在抱歉术语有点多。&br&MTBF - Mean Time Between Failure&br&ICG - Integrated Clock Gating&br&S/B/ELCG - 不同 level 的 clock gating&br&Actmon - Activity Monitor&br&PG - Power Gating&br&DVFS - Dynamic Voltage Frequency Scaling&br&&br&--------------------------------&br&&br&谢邀。唉，又好久没有答题了，邀请我基本就是坑，答不答完全没谱。
(??????)&br&&br&我感觉之前大家的答案很多都是学校里的知识。理论、公式、图表该有的基本都有，可是看了总感觉有一丁点别扭。其实说得都对，但真正 SoC 低功耗设计远不止那些，是个做起来很复杂很麻烦，也不容易总结的事情。举个例子，和 ASIC 前端联系最紧密的应该是动态功耗了。看了那公式之后，我决定跟后端商量一下，综合的时候把 max fanout 调小、选好 lib 降压降频、retime 不要太奇葩。前端我负责 switching 多的组合逻辑放后级，是不是就大功告成可以啵一个了呢？现实总是残酷的，这样做综合，report 出来肯定没法看。就算奇迹出现没有 violation，我感觉高频异步逻辑 MTBF 检查也过不了。说白了做出来的都是废品。 &br&&br&那好我们看看有什么别的办法。减少 switching activity，最主流的做法是插 ICG，这招确实挺管用的，但要看你 CG 做到什么程度。前端工程尸说咱代码风格特别好，综合工具自动插。不好意思，这样搞只是一级 FGCG，真的是杯水车薪。在此之上还有 1-2 级的 SLCG、BLCG、ELCG 以及时钟模块的 CG。加上这些就还要做 actmon 以确保各级 ICG 关断正确。这其实给验证带来不少麻烦。而且还有个问题，actmon 也是硬件，也有功耗和面积，多少粒度放一个？ICG 如果做得好，和完全 ungated flops 比起来动态功耗大约能减少 10 到 30 倍，开心。&br&&br&ICG 完了还有 PG，之前大家的答案也有提到。跑 benchmark 应该已经算比较要求性能的 app 了吧？即便如此如果你看跑分时候的整个 SoC，utilisation 能有 50% 已经很不错了。很多特定功能的 accelerator 其实都是闲置的，加上还有大量像 cache 这样的结构导致 I/O 空闲（空闲就对了，越空闲越好）。人家没活干就可以关电源了对吧？（关了意味着静态功耗是 0 哦！）现实是 ELPG 已经普及多年，而且只是一种 PG。现如今好的低功耗设计已经在用 firmware 里的算法区分 power state，根据特定硬件模块使用的 cell、实时的电压、频率、温度、工作状态等信息计算出来下一刻的 state 以及对应的 perf/watt sweet spot。这样硬件几乎时刻处在最优状态。相信 Apple A8 这种玩大游戏都不怎么 thermal throttling 的肯定下了不少功夫。其实基本原理还是 DVFS，但复杂很多。而且既然有了软件参与，可以做很多更 fancy 的事情，比如 active power management。另外 PG 是有 overhead 的，power down 之前很多握手动作，硬件软件要配合。电源也不是说关就关的，电压要 staggered cut-off，否则 di/dt noise 大，功耗又上去了。。。又回到那个问题，多少粒度做一个 PG 才最合适？写到这感觉又给验证带来不少麻烦，不敢继续写了。
更新：实在抱歉术语有点多。MTBF - Mean Time Between FailureICG - Integrated Clock GatingS/B/ELCG - 不同 level 的 clock gatingActmon - Activity MonitorPG - Power GatingDVFS - Dynamic Voltage Frequency Scaling--------------------------------…
来自子话题：
&b&下面以一种喜闻乐见的方式回答倍频，外频，分频，锁频，超频等等各种X频，FSB,QPI,DMI,PCI-E将会友情客串：&/b&&br&&b&&br&&/b&很久以前，科学国出版业有关部门（计算机）有位领导，人称中央处理器（出版业我说了算，非常中央，又称CPU），牢牢占据着有关部门的首脑位置，这个有关部门代号叫做主板，里面分为好多科室，有大量收集歌颂科学界第一大党等待出版用来教化愚民的文章的科室，人称硬盘科，硬盘科通过SATA（硬盘接口）走廊来到主走廊（总线）上，距离领导挺远还要过个长桥，人称南桥，所以领导需要的时候（CPU发出加载命令）就把资料交到离领导比较近的科室，这个科人称内存科，过了南桥经过DIMM（内存插口）走廊就到，虽然面积小存不了多少东西，但是跟领导挨得近，就隔着一个叫北桥的短桥，交流起来非常方便，（后来硬盘内存关系好了，通过DMA绿色通道，可以不通过领导指示传递资料），内存科过了北桥穿过&b&FSB&/b&走廊把资料交给领导之后，领导开始以他卓越的才能开始审核，审核通过的话，再穿过FSB（前端总线）走廊，跨过北桥，经过PCI-E（显卡接口）走廊，把资料交给RM日报（GPU）这个先进群众最喜欢看的报纸排版，排版单位人称显卡科，排版后放到库房（显存）然后交到显示器科发行，随后群众就能5毛一份满怀喜悦的看报纸了，当然有些是内参，直接返回给内存科就行，如果需要，内存科还会把常用的内参放到领导桌上，这个桌子人称片上缓存，根据距领导的距离（有的伸手就能够到，有的还得伸腰）分为1级缓存（L1），2级缓存（L2），然后次常用的内存科也会保留一些备份，然后就不用每次跑去找硬盘科要，浪费时间，如果审核不通过呢，有时领导发现文章很离谱啊（出现异常），就会找内存科的相关人员询问（异常处理程序），如果没人承担责任，领导再一看呢作者是XXX的小舅子（应用程序出错），领导就自己把文章扔到垃圾桶里，不再追究，继续办事（终止程序，继续运行），如果发现文章作者是临时工（内核程序出错），就大发雷霆，停止办公（蓝屏），还好最近升级了萝卜招聘机制（操作系统升级）小舅子越来越多，所以蓝屏少了，维稳工作也起效了，这就是最初的部门原型。另外还有小道消息说外来的东西（IO输入，键盘啥的）很多都会被领导截获（中断），并且交给有关部门（中断表）来处理，这也保证了领导绝对权威。&br&&br&刚开始呢，领导还没学习XXX理论，因此没有打通任督二脉，批文件的速度太慢，所以就在北桥上贴了一个全部门送文件的频率指南，要求广大成员深入领会，省的中间出现不同步的现象（内存--FSB--CPU,CPU--FSB--内存，分别对应读内存，写内存，CPU和内存为源和目的，FSB是路径），这个频率人称外频（系统基准频率），南桥由于天高皇帝远呢，所以没有深入学习告示精神，声称我们地方人员愚钝，达不到领导您的神功，通过分频（降频，分意为小于1的纯分数）大法，整天喝茶看报也没人管（例如PCI最近还是33.3Mhz），这个时候RM日报也不干了，你让我天天看这些东西，看得多了，会折寿啊，领导不敢怠慢，毕竟宣传工具很重要啊，人民喉舌的说，所以订下修正草案，规定RM日报可以不受外频影响，独立保持一定工作强度（锁频，如PCI-E接口频率一般都会锁到100MHz），只有全部门加班（超频）之时方才适当增加RM日报频率，因此首先同步的是内存频率，FSB频率，以及CPU频率，用的都是外频。&br&&br&后来领导发现，这不对啊，人们一直跟我说FSB走廊特别挤（前端总线频率需要高于外频），于是召开第N届M次全会，规定为了加强办事效率，FSB走廊通过规则变更（运用了QDR），每次能过4个科员，也就是说等效频率等于外频*4，而且领导开了天眼，可以分身（引入了流水线），例如第一个领导拿到文件，第二个领导写阅，第三个领导递出文件，因此取文件的时间降为原来的三分之一（随着流水线的深度增加，频率还会进一步的提高），但是自己定的纲领（外频）又不能推翻，生怕冒犯元老（兼容性），但是自己频率的确高了(频率可理解成执行时间的倒数，处理时间越短，频率越高)，外频这种三俗自己受不鸟啊，因此采用黑科技（使用倍频器），将自己凌驾于外频之上，独立于外频存在（以后提高频率通过倍频就行），别看外频，看爷实际能力，只要FSB走廊有人送来数据，爷是来者不拒，保证超额完成任务（这里FSB的数据量成为瓶颈，所以倍频不能无限制的大）。内存科呢瞬间压力山大，领导这么牛了，我也得不停的输送炮弹，因此内存一直都在发明新技术，每次出门多带几个文件，现在一个科员已经能带8个文件（DDR3为8bit预取设计），后来内存科也觉得外频低的略2b，满足不了领导需要，因此同样开始使用分频技术（ 内存的实际运行频率=内存分频系数*266.66MHz*CPU实际外频除以CPU默认外频 ），另外PCI-E虽然频率基本不变，但是随着版本进化，数据传输率也一直水涨船高，从此外频从标准变成了基准。&br&&br&&i&PS：主频=外频×倍频，此时超频还可通过提升任意一种实现，提升外频可以提高整机性能，所以过去多以外频为主，倍频为辅。&/i&&br&&b&&br&&/b&&b&以上写的较乱，没有严格按照技术演化顺序来写，归根到底原因在于，亲，你提到的技术略显过时了哟！下面让我们看现代CPU的那些事：&/b&&br&&b&&br&&/b&&b&首先单位领导多了（多核），而且为了各个领导使用同一份的内参，在领导室外引入3级缓存（L3 Catch），后来内存科的科员来了好多美女，因此领导就让内存科的妹子搬到自己办公室内进行管理（内存控制器移入CPU内，同内存可低延迟的交互），并且为了一起交流（多核通信）以及方便控制言论需要（CPU和北桥快速通信）进行了扩建，引入了宽阔华丽的QPI走廊，废除了狭窄的FSB通道，后来RM日报也来了好多美女，因此报社总部也搬入了领导办公室内（PCI-E控制器移入CPU内），之后北桥人去楼空，退出历史舞台，领导间的通信继续加强（环形总线），另外RM日报记者作为文艺青年力压内存科的普通青年，领导大为激赏，将RM日报的传统工作频率（100Mhz）定为外频，并写入了最高法，屌丝不可修改，&/b&&b&但是中产阶级也得留点念想不是，所以如果你能放机灵点，多孝敬点，领导可能还有潜力可挖，但是不要指望其他部门也配合你&/b&&b&（SNB后的CPU只能超倍频，但必须是带K的，主板也得选择中高端的，外频超频幅度不大，也就是说只对CPU有用，对于整机提升不大），大开发中，南桥的SATA，USB走廊也变宽了（SATA3.0，USB3.0），因此数据来得快了，为了满足现代形式下的数据交互，领导也和南桥直接建立了关系（DMI2.0通道，速度2G每秒）。&/b&&br&&b&&br&&/b&最后，如你所愿，这是倍频器的介绍： &a href=&/view/323746.htm& class=& external& target=&_blank& rel=&nofollow noreferrer&&&span class=&invisible&&http://&/span&&span class=&visible&&/view/32&/span&&span class=&invisible&&3746.htm&/span&&span class=&ellipsis&&&/span&&i class=&icon-external&&&/i&&/a&（上传图片一直失败，捶桌），&b&简单来讲就是通过一组电路将输出频率放大为输入频率的若干倍，这也就是CPU倍频的实现方式，CPU号称超大规模集成电路，基础就是门电路,所以CPU中的机制，别人问你到底怎么实现的呢，你就回答通过电路，XD。&/b& &br&&br&PS:大致原理如下，&br&&i&&br&&/i&&i&倍频，基频以外的其他振动能级跃迁产生的红外吸收频率统称为倍频。如v=0至v=2的跃迁称为第一个倍频2n，相应地3n, 4n……等均称为倍频。令获得频率为原频率整数倍的方法便是利用非线性器件从原频率产生多次谐波，通过带通滤波器选出所需倍数的那次谐波。&/i&
下面以一种喜闻乐见的方式回答倍频，外频，分频，锁频，超频等等各种X频，FSB,QPI,DMI,PCI-E将会友情客串：很久以前，科学国出版业有关部门（计算机）有位领导，人称中央处理器（出版业我说了算，非常中央，又称CPU），牢牢占据着有关部门的首脑位置，这个…
来自子话题：
&b&首先提醒一下大家，小米每次跑分可不是只用安兔兔一个跑分软件啊，在其他跑分软件上分数也很高，不妨来回顾一下：&/b&&br&&br&先看米2发布会：&br&&br&&img src=&/2ad0d99eab6f376dbbad7e_b.jpg& data-rawwidth=&801& data-rawheight=&501& class=&origin_image zh-lightbox-thumb& width=&801& data-original=&/2ad0d99eab6f376dbbad7e_r.jpg&&这次是小米强调跑分的最高潮，自封跑分天王。这次用了&b&Quadrant、Vellamo和安兔兔&/b&三个跑分软件区测试。&br&&br&米2S&br&&br&&img src=&/d873edbf82e843b_b.jpg& data-rawwidth=&1300& data-rawheight=&524& class=&origin_image zh-lightbox-thumb& width=&1300& data-original=&/d873edbf82e843b_r.jpg&&&br&&img src=&/46a825dc2b986e27e1cbf6d1cb9b88a1_b.jpg& data-rawwidth=&1298& data-rawheight=&522& class=&origin_image zh-lightbox-thumb& width=&1298& data-original=&/46a825dc2b986e27e1cbf6d1cb9b88a1_r.jpg&&&br&&img src=&/fb0d8bbe905_b.jpg& data-rawwidth=&1299& data-rawheight=&522& class=&origin_image zh-lightbox-thumb& width=&1299& data-original=&/fb0d8bbe905_r.jpg&&和米2发布会一样，还是这三个跑分软件：&b&Quadrant、Vellamo和安兔兔。&/b&&br&&br&米3发布会&br&&br&&img src=&/0c0e743039fde7f5862ee0_b.jpg& data-rawwidth=&1298& data-rawheight=&518& class=&origin_image zh-lightbox-thumb& width=&1298& data-original=&/0c0e743039fde7f5862ee0_r.jpg&&&br&&img src=&/4bbcdbcc55be0cdaa20deb1_b.jpg& data-rawwidth=&1302& data-rawheight=&481& class=&origin_image zh-lightbox-thumb& width=&1302& data-original=&/4bbcdbcc55be0cdaa20deb1_r.jpg&&&img src=&/e88ddb7dfa308b5dd86d7_b.jpg& data-rawwidth=&1295& data-rawheight=&521& class=&origin_image zh-lightbox-thumb& width=&1295& data-original=&/e88ddb7dfa308b5dd86d7_r.jpg&&这次除了&b&Quadrant和安兔兔，还有Geekbench2。&/b&&br&&br&&br&&b&小米不仅在安兔兔上跑分领先，在国外知名的跑分软件上分数也很高，而且不少友商爆出跑分作弊的新闻，小米从来没有这方面的负面消息。&/b&&br&&b&============================================&/b&&br&不少人讥讽安兔兔是娱乐兔，这种说法也有道理。消费者真的那么在意跑分吗?很多人手机拿回去跑分人只是娱乐一把，没有谁真正根据跑分去评判一部手机。我用过小米两代手机，就是在第一代的时候，下载了一个跑了玩玩。&br&&br&这几年来，国内安卓手机阵营的军备竞赛已经让消费者感到疲倦，硬件配置的不断提升空间越来越小，对用户的刺激也越来越小。越来越多的用户开始更加注重手机的外形、设计和系统优化甚至人文情怀。&br&&br&时间都已经进入2014年下半年了，连小米都开始淡化跑分概念、开始强调设计的的时候，华为却开始非常在意跑分，官方微博直接指责安兔兔，让人看不懂。究其原因，可能是这回开发了个自家的牛逼CPU，跑分终于高了吧。&br&&br&我记得以前海思跑分比较低的时候，一些华为的粉丝口口声声说的是跑分算个啥，体验才是关键。讥讽小米为跑分而生。如今我大华为终于扬眉吐气跑分高了，是该好好庆祝一下，鄙视一下那些跑分比我们低的手机，但是安兔兔居然在这个时候让我们分降下来，实在不能忍啊o(╯□╰)o&br&&br&说到底，跑分这回事，普通消费者何必在意呢？
首先提醒一下大家，小米每次跑分可不是只用安兔兔一个跑分软件啊，在其他跑分软件上分数也很高，不妨来回顾一下：先看米2发布会：这次是小米强调跑分的最高潮，自封跑分天王。这次用了Quadrant、Vellamo和安兔兔三个跑分软件区测试。米2S和米2发布会一样，…
来自子话题：
N卡：你们他妈的也配叫驱动？&br&&br&————————————&br&&br&N卡对A卡：你他妈也配叫质量？&br&A卡对I卡： 你他妈也配叫驱动？
N卡：你们他妈的也配叫驱动？————————————N卡对A卡：你他妈也配叫质量？A卡对I卡： 你他妈也配叫驱动？
来自子话题：
之前的理解有很多错误，在真正理解之前，我还是先把答案删掉吧。
之前的理解有很多错误，在真正理解之前，我还是先把答案删掉吧。
来自子话题：
对我而言，绝对是Paul R. Gray经典的bootstrap，没有之一，简直让人拍案叫绝。&br&&img src=&/49eced87a140dd7111abb27_b.jpg& data-rawwidth=&629& data-rawheight=&442& class=&origin_image zh-lightbox-thumb& width=&629& data-original=&/49eced87a140dd7111abb27_r.jpg&&&br&电路用在各种ADC之前的Sample电路，可以让ADC实现rail to rail的input，sample电路的工作电压超过Vdd，极大的减少了了setting time，而且几乎没有reliability的问题。电路里没有任何一个器件是可以被减少或者改变位置的。此电路直接使得ADC的发展往前跃进了一大步，现在已经几乎成为除ΔΣ之外各种ADC的标配，成为历史上最经典的模拟电路之一。当然，电路原理一眼看去也不是很好理解。&br&工作波形看着都让人舒服：&br&&img src=&/395e0929bbcd6b646ea9b352cea147eb_b.jpg& data-rawwidth=&541& data-rawheight=&322& class=&origin_image zh-lightbox-thumb& width=&541& data-original=&/395e0929bbcd6b646ea9b352cea147eb_r.jpg&&
对我而言，绝对是Paul R. Gray经典的bootstrap，没有之一，简直让人拍案叫绝。电路用在各种ADC之前的Sample电路，可以让ADC实现rail to rail的input，sample电路的工作电压超过Vdd，极大的减少了了setting time，而且几乎没有reliability的问题。电路里没有…
来自子话题：
谢邀。初学者容易有这方面的困惑，但是这个问题的层次还不够深入。尽管VerilogHDL是数字IC入门的基础和工程师的基本技能，但是还是需要掌握一定的知识后才能精通，注意是&b&“精通”&/b&。“精通”应该达到什么样的能力呢？&br&1、看到电路功能需求后知道何种电路结构是最优的。&br&2、设计出电路结构后，知道如何使用VerilogHDL进行描述。&br&3、设计电路和使用
VerilogHDL 描述的时候能够从性能、面积、功耗、可测性等方面去考虑。&br&4、能够精确理解“RTL”的含义。VerilogHDL和电路是相通的，看到代码之后能够知道电路结构是怎么样的？包含多少个寄存器？&br&5、在第4条的基础上，看到VerilogHDL代码后能够大致推断出电路的性能、功耗、面积等，包括关键路径在何处、关键路径大约包含多少级逻辑链路、那部分对功耗、面积、性能等影响最大（当然，这些在设计电路结构的时候就应该考虑好，从verilog反推也应该能达到这样的能力）。&br&（大概是这些吧，想到了其他项再补充。）&br&先来看Synopsys公司的一个tool：LEDA。LEDA在做coding style审查时，主要包括Synthesis、simulation、DFT、design style等等很多个方面，这些都是对设计人员书写VerilogHDL的全面约束和指导，从而在项目初始就保证Verilog code在style方面是有一定质量保证的。这些约束和上面说到的5条技能是息息相关和一一对应的。从上面的技能要求可知，达到精通VerilogHDL需要有以下的基础知识（默认以学过VerilogHDL基本语法）：&br&1、VerilogHDL与电路结构的一一对应：&br&Synopsys DesignCompiler的workshop和关于HDL Compiler for Verilog User Guide。&br&2、VerilogHDL与电路性能等一一对应：&br&这方面涉及到的知识比较多，主要包括Standard Cell Library、STA等，参考书有(1)Static Timing Analysis for
Nanometer Designs: A Practical Approach. J. Bhasker, Rakesh Chadha. Springer
Science Business Media, LLC 2009. (2)DC和PT手册中关于timing的 User Guide。&br&同步学习1-2理论基础的同时，需要学习、熟悉、精通相对应的EDA tool，即：LEDA、DC、PT、Primepower等。&br&学习以上知识之前，应该具备数字集成电路基本知识，这样才能对以上的知识有更深入的理解。除了基础知识外，还需一定项目开发的历练，即可达到“精通”的目的了。
谢邀。初学者容易有这方面的困惑，但是这个问题的层次还不够深入。尽管VerilogHDL是数字IC入门的基础和工程师的基本技能，但是还是需要掌握一定的知识后才能精通，注意是“精通”。“精通”应该达到什么样的能力呢？1、看到电路功能需求后知道何种电路结构…
来知乎，参与讨论}
我要回帖
更多推荐
- ·你知道陶行知对当代幼儿教师的启示、张雪门等幼儿园教育思想吗？
- ·怎样才能让孩子不想去学校心理怎样疏导在学校里快乐成长?
- ·上海日本人学校是谁批准的是否还存在被拆除的日本学校？
- ·一字形采光电动排烟窗天窗控制方便吗？
- ·学校学校中层算不算领导班子成员指哪些人
- ·+51292111851234567890是什么号码码
- ·里48v锂电池充电器容量达到48v起动不正常
- ·信时空电信卡怎么查话费余额额
- ·求51畅梦君临天下v1.3.3安装包安卓版安装包地址！
- ·没有照片怎么说内置储存卡受损不足
- ·95040010043 35 3是什么号码
- ·每3天加空调官网半片什么意思
- ·什么高温使甜瓜是什么变坏
- ·作文材料1897年,著名的意大利社会经济学家帕累托改进提出了……作文
- ·嵊州市人才网小砩职业技术学校3+2有什么专业
- ·本科念不下去。明年可以念学历教育培训专科本科吗？学籍 怎么弄的？
- ·themy perfect manrct man里的这个任务怎么完成？
- ·商超中stapiexd股票是什么意思思
- ·limsin(π/2-x)^n x->0
- ·苏s01 2012排水图集—2012—225收水井尺寸多少
- ·什么美剧好看适合学英语？
- ·3g标准三大运营商3g资费对比各用的什么线性调制技术
- ·想咨询一下美国Eb-5项目，听说近期连续涨停的股票会从50万涨到80万是真的么？
- ·英语翻译时态"work"be done是什么时态意思
- ·机关食堂会计科目院维修下什么科目
- ·过滤g80 3000ll/h是什么意思，是不是一个小时可以过滤3吨水
- ·梵思豪宅国际化妆美学培训学校好不好
- ·在数学公式读法中，y头顶加半个三角怎么读
- ·萧泊凌勇名词解释是什么意思思?麻烦解释下
- ·0.08w(m。k)6666是什么意思思
