>>高速电路中的数据线是不是要保证等长？
高速电路中的数据线是不是要保证等长？
正在画一块arm9的板子，用了两个16位的内存组成32位的内存通道。听人说数据线要保证距离相等，不过画pcb的时候，发现很难保证阿，各位大虾给点建议吧，先谢过了阿
回复主题：高速电路中的数据线是不是要保证等长？
你的内存应该是SDRAM吧？一般来说，对于SDRAM的走线，等长的要求没有想DDR那样高。一般对于layout走线长度有要求的地方，都可以在芯片相应的规格书，或者layout guideline里寻找到（一般都会给出一个允许的正负偏差范围）。等长的目的是让信号在高速的情况下，从source到desination的时间基本一致。以上仅供参考。
回复主题：高速电路中的数据线是不是要保证等长？
你画PCB用的是什么CAD软件啊？
回复主题：高速电路中的数据线是不是要保证等长？
对，是sdram，不过对我这样的pcb画图初手来说，已经感到不太好画了。用的protel99se。另外还有个问题，就是sdram出来的这些走线，我画的时候都是平行的，这些平行线的线距有没有什么要求呢？现在画的是比较密，不知道影响大不大
回复主题：高速电路中的数据线是不是要保证等长？
用Allegro呀.里面有约束管理器(Constraint Manager) 可以方便的加入约束. 这样一来, 在布线的时候. 看一看就可以了.
回复主题：高速电路中的数据线是不是要保证等长？
如果是PS级的等长. 要考虑VIA. 带状线, 微带线的特性.&
回复主题：高速电路中的数据线是不是要保证等长？
好复杂啊，从前也没接触过文中提到的这些东西。现在的问题其实也不难，目前小弟想画块最简单的arm9的开发板，现在不知道sdram信号线的走线长度要求是什么样的？要到一个什么级别（sdram是pc133的）
还有个一个问题就是现在手头只有protel99这个软件，在这个软件里不知道如何设定，可以保证走线长度的要求得到满足
回复主题：高速电路中的数据线是不是要保证等长？
Protel 我不会呀. 如果你用Allegro我还可以帮你.&
回复主题：高速电路中的数据线是不是要保证等长？
不过还是多谢拉，能留给mail吗？下次遇到问题好请教，我的
回复主题：高速电路中的数据线是不是要保证等长？
1，等长是要的，但不要求绝对等长，能有一定的余量。2，线的间距不能太小，要考虑到工艺的问题，太小的话根本就做不到或者成本高。
回复主题：高速电路中的数据线是不是要保证等长？
以下是引用hitc在 下午3:12的发言
好复杂啊，从前也没接触过文中提到的这些东西。现在的问题其实也不难，目前小弟想画块最简单的arm9的开发板，现在不知道sdram信号线的走线长度要求是什么样的？要到一个什么级别（sdram是pc133的）
一般SDRAM的LAYOUT不大有等长要求的，基本走线成一组就应该OK了。
回复主题：高速电路中的数据线是不是要保证等长？
比较密也没有什么的，我们的经验来说7mil间距都可以啦，串绕也不会太大（两层板）。等长可以不必太在意，1inch才会造成100－200ps的延时，对SDRAM来说还是可以接受的。
回复主题：高速电路中的数据线是不是要保证等长？
SDRAM应该要求等长，但不是绝对的，一般认为长度在小于10cm时，其误差在1～2cm，当长度超过10cm时需要注意：尽量不要出现90度弯角，尽量不要采用过孔，尽量等长，并且必须是4层或以上；当然，arm9才<300MHz，不需要那么严格地等长等。
回复主题：高速电路中的数据线是不是要保证等长？
以下是引用hitc在 下午8:45的发言
正在画一块arm9的板子，用了两个16位的内存组成32位的内存通道。听人说数据线要保证距离相等，不过画pcb的时候，发现很难保证阿，各位大虾给点建议吧，先谢过了阿
线（不仅仅是数据线，还包括地址、R、W等等）等长的问题应该这样理解：由于线的分布参数，会使从CPU输出的脉冲，稍迟一点点到达RAM，如果各线的延迟时间差别太大，就会与理想的时序不一样，于是出现错误。不过，你看看时序图及其参数表就会明白，脉冲沿是有一定的允许偏差的，例如，某RAM的数据、地址到达5nS后，W信号才跳变，这就意味着只有当数据、地址比W线长很多，以至长了的线导致的时间延迟超过了5nS，这样才可能导致时序错误。&&& 由此可见，严格的线等长是不必要的。
回复主题：高速电路中的数据线是不是要保证等长？
以下是引用HuWh在 下午10:05的发言
正在画一块arm9的板子，用了两个16位的内存组成32位的内存通道。听人说数据线要保证距离相等，不过画pcb的时候，发现很难保证阿，各位大虾给点建议吧，先谢过了阿
线（不仅仅是数据线，还包括地址、R、W等等）等长的问题应该这样理解：由于线的分布参数，会使从CPU输出的脉冲，稍迟一点点到达RAM，如果各线的延迟时间差别太大，就会与理想的时序不一样，于是出现错误。不过，你看看时序图及其参数表就会明白，脉冲沿是有一定的允许偏差的，例如，某RAM的数据、地址到达5nS后，W信号才跳变，这就意味着只有当数据、地址比W线长很多，以至长了的线导致的时间延迟超过了5nS，这样才可能导致时序错误。&&& 由此可见，严格的线等长是不必要的。 &补充一句，频率越低，线等长的问题越不重要。
回复主题：高速电路中的数据线是不是要保证等长？
是的，CLK，EN和许多有关TIMMING的都要等长。从技术要求上讲，超过100MHz的时钟都要这样作，其实很简单，就是用PCB软件的等长控制就可以了，以最长的为准，其它短的就用蛇形线画板就行了。
--- 现有 33 个回复，共 3 页，目前第 1 页 ---
江西省吉安市的游客&&&&&&
(您将以游客身份发表，请 |
你还可以输入80字
你还可以输入10000字
维护专业、整洁的论坛环境需要您的参与，请及时，如果举报属实，我们将给予相应的积分奖励。谢谢您的热心参与！
本论坛仅陈述专家或个人观点，并不代表电子工程专辑网站立场。
等级：遁门入道积分：218
等级：武林新秀积分：667
等级：遁门入道积分：281
等级：遁门入道积分：220
已邀请达人有谁知道图中电路的工作原理？特别是在触发信号EN高低电压变化的情况下，三极管在电路中的导通状态。多谢_百度知道
signal in无信号或高电平时，由于Q32A和Q32B接成2个二极管串联，为Q31B提供了基极电流，当EN高时，无变化，signal to高电平，当EN低时，Q31B截止，signal to低电平。signal in低电平时，R140有较大电流流过压降增大，无论EN变化，Q31B截止，signal to低电平。
其他类似问题
为您推荐：
其他1条回答
多级放大，signal input是个正弦或者矩形波，被放大后从signal output 输出，我没看错的话，应该是同向输出。EN为low, signal ouput 永远为low. 这个电路不工作。EN应该是enable 使能按键吧，感觉像个开关。
您可能关注的推广回答者：
三极管的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁efd en645是什么电路
它用于彩色电视机电路中！
10-02-18 &匿名提问 发布低噪声前放中集成运放电路的En—In噪声性能分析电路,En,噪声,集成运放的,集成运放..
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
低噪声前放中集成运放电路的En—In噪声性能分析
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口有谁知道数字电路中三态门的EN端口为什么要用到两个反相器，有什么特殊的作用？不胜感谢。
有谁知道数字电路中三态门的EN端口为什么要用到两个反相器，有什么特殊的作用？不胜感谢。
这是老师留给我们的问题，我不知道该如何回答，还请高手指教。
1，增加驱动能力，避免给后级多个模块提供信号时能量不足。2，隔离作用，即给输入引脚处提供高阻特性，使信号上升时间（上升沿陡峭程度）不受内部电路影响。个人的理解。楼下的多指正。
相关知识等待您来回答
家用电器领域专家
& &SOGOU - 京ICP证050897号}